0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

串擾是怎么形成的呢?

玩轉(zhuǎn)單片機與嵌入式 ? 來源:玩轉(zhuǎn)單片機與嵌入式 ? 作者:玩轉(zhuǎn)單片機與嵌入 ? 2022-12-12 11:01 ? 次閱讀

我們經(jīng)常聽說PCB走線間距大于等于3倍線寬時可以抑制70%的信號間干擾,這就是3W原則,信號線之間的干擾被稱為串擾,串擾是怎么形成的呢?

當兩條走線很近時,一條信號線上的信號可能會在另一條信號線上產(chǎn)生噪聲,產(chǎn)生干擾的走線叫做攻擊線,收到干擾的走線叫做受害線。

PCB上走線與走線之間、走線與地之間會形成電容,其中一條走線有信號經(jīng)過時,會產(chǎn)生變化的電場,這個電場通過電容,作用于另一條走線,在受害線上產(chǎn)生噪聲,進而產(chǎn)生串擾,這就是通常所說的電場耦合產(chǎn)生容性耦合電流

同樣的道理,PCB上走線與走線之間、走線與地之間會形成互感,其中一條走線有信號經(jīng)過時,會產(chǎn)生變化多的磁場,這個磁場通過互感,作用于另一條走線,在受害線上產(chǎn)生噪聲,進而產(chǎn)生串擾,這就是通常所說的磁場耦合產(chǎn)生感性耦合電流。

0abcdee6-79b5-11ed-8abf-dac502259ad0.png

等長走線不一定等時!

為了控制群組走線等時性的要求,比如手機MIPI信號、USBDDR信號,通常的做法是對PCB走線進行繞等長處理,在初步調(diào)整走線后,選一根最長的走線為目標長度走線,其余走線通過繞線的方式增加走線長度,最終達到所有走線長度一致,俗稱蛇行走線,如上圖所示。

等長走線確保等延遲是依據(jù)信號在相同走線環(huán)境下的傳播速度是一樣的,走線長度一樣,信號傳播速度一樣,那么信號傳播的時間就一樣了。

實際上及時走線長度一樣,信號傳播的時間也不一定一樣,比如高瘦和矮胖這兩種繞等長的方法,高瘦走線中,有大量相鄰走線,會增加串擾;而矮胖走線,相鄰走線長度小,串擾也小。

當串擾發(fā)生在信號的邊沿時,其作用效果類似于影響了信號的傳播時間,比如下圖所示,有3根信號線,前兩根等時傳播,第三根信號線在邊沿時收到了串擾,看起來信號傳播的時間被改變了

0aeef4da-79b5-11ed-8abf-dac502259ad0.png

容性耦合電流和感性耦合電流共同構成了串擾,如何抑制串擾呢?

增加走線之間間距,這是非常有效的手段。

減小平行信號走線的長度,盡量做的垂直走線,避免下圖邊沿耦合和寬邊耦合的走線方式。

做好阻抗控制或做好端接電阻。

避免阻抗不連續(xù)使得串擾被反射,而加劇串擾的影響。

使用地線隔離。

在相鄰信號之間添加一條地線進行隔離,并且地線上打地孔,孔的間距小于λ/10(λ是波長,隔離地孔的使用場景比較復雜,這里只提供個經(jīng)驗參考)。

在滿足datasheet需求條件下,降低信號上升沿時間。

0afc3104-79b5-11ed-8abf-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4319

    文章

    23111

    瀏覽量

    398285
  • 串擾
    +關注

    關注

    4

    文章

    189

    瀏覽量

    26957

原文標題:你的蛇行走線,對嗎?

文章出處:【微信號:玩轉(zhuǎn)單片機與嵌入式,微信公眾號:玩轉(zhuǎn)單片機與嵌入式】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    博眼球還是真本事?參考平面不完整信號反而好

    的老演員1: 也可以從電磁場的角度來描述,繼續(xù)請出我們的老演員2: 那怎么做好傳輸線之間的PCB設計,尤其更加敏感的微帶線。參
    發(fā)表于 11-11 17:27

    博眼球還是真本事?參考平面不完整信號反而好

    改善的設計方法據(jù)說有兩種:很多人知道的方法:信號線之間通過“包地”改善……幾乎只有高速先生知道的方法:信號線之間通過“割地”改善
    的頭像 發(fā)表于 11-11 17:26 ?236次閱讀
    博眼球還是真本事?參考平面不完整信號<b class='flag-5'>串</b><b class='flag-5'>擾</b>反而好

    高頻電路設計中的問題

    在高頻電路的精密布局中,信號線的近距離平行布線往往成為引發(fā)“”現(xiàn)象的潛在因素。,這一術語描述的是未直接相連的信號線間因電磁耦合而產(chǎn)生的不期望噪聲信號,它如同電路中的隱形干擾源,
    的頭像 發(fā)表于 09-25 16:04 ?287次閱讀

    信號的介紹

    信號(Crosstalk)是指在信號傳輸過程中,一條信號線上的信號對相鄰信號線產(chǎn)生的干擾,這種干擾是由于電磁場耦合或直接電容、電感耦合引起的。根據(jù)耦合類型和位置的不同,信號主要
    的頭像 發(fā)表于 09-12 08:08 ?1277次閱讀
    信號的<b class='flag-5'>串</b><b class='flag-5'>擾</b>介紹

    緩解ADC存儲器的方法

    電子發(fā)燒友網(wǎng)站提供《緩解ADC存儲器的方法.pdf》資料免費下載
    發(fā)表于 09-06 10:15 ?0次下載
    緩解ADC存儲器<b class='flag-5'>串</b><b class='flag-5'>擾</b>的方法

    放大器的問題

    我做了一個128通道的放大器,20層板。測試的時候發(fā)現(xiàn)即便不給輸入信號也有一個輸出,導致我的放大器完全不可用,并且這個輸出信號波形很漂亮。我想請問大佬們這個信號是怎么來的?是嗎?怎樣才能消除它
    發(fā)表于 06-27 11:52

    M9航空接口3芯如何減少

    德索工程師說道要減少M9航空接口3芯的,首先需要深入了解產(chǎn)生的原因。通常是由于電磁耦
    的頭像 發(fā)表于 04-26 16:11 ?400次閱讀
    M9航空接口3芯如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    嵌入式開發(fā)中引起的原因是什么?

    電路布線常會有的風險,最后簡單說明幾個減小串的方法,常見增大走線間距、使兩導體的有風險的區(qū)域最小化、相鄰層走線時傳輸線互相彼此垂直
    發(fā)表于 03-07 09:30 ?1844次閱讀
    嵌入式開發(fā)中引起<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因是什么?

    產(chǎn)生的原因是什么

    ,也稱為串音干擾,是指由于線路之間的電磁耦合導致的信號和噪聲的傳播。可以引起信號質(zhì)量下降、數(shù)據(jù)錯誤和系統(tǒng)性能受限,因此在高速數(shù)字設計和高密度電路布局中需要特別關注和管理。 在通
    的頭像 發(fā)表于 02-04 18:17 ?1915次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>產(chǎn)生的原因是什么

    在PCB設計中,如何避免?

    在PCB設計中,如何避免? 在PCB設計中,避免是至關重要的,因為可能導致信號失真、
    的頭像 發(fā)表于 02-02 15:40 ?1817次閱讀

    PCB產(chǎn)生的原因及解決方法

    PCB產(chǎn)生的原因及解決方法? PCB(印刷電路板)是電子產(chǎn)品中非常重要的組成部分,它連接著各種電子元件,并提供電氣連接和機械支撐。在 PCB 設計和制造過程中,是一個常見的問題
    的頭像 發(fā)表于 01-18 11:21 ?2052次閱讀

    容性耦合與感性耦合的混合效應 影響大小的因素

    是信號在傳輸線上傳播時,由于電磁耦合而在相鄰的傳輸線上產(chǎn)生不期望的電壓和電流噪聲,信號線的邊緣場效應是導致產(chǎn)生的根本原因。
    的頭像 發(fā)表于 01-18 10:13 ?5579次閱讀
    容性耦合與感性耦合的混合效應 影響<b class='flag-5'>串</b><b class='flag-5'>擾</b>大小的因素

    減少的方法有哪些

    一些方法盡量降低的影響。那么減少的方法有哪些? 檢查靠近 I/O 網(wǎng)絡的關鍵網(wǎng)絡 檢查與I/O線相關的關鍵網(wǎng)絡的布線非常重要,因為
    的頭像 發(fā)表于 01-17 15:02 ?1902次閱讀
    減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>的方法有哪些

    pcb中的機制是什么

    在PCB設計過程中,(Crosstalk)是一個需要重點關注的問題,因為它會導致信號質(zhì)量下降,甚至可能導致數(shù)據(jù)丟失。本文將詳細介紹PCB中的機制。 耦合 耦合是指兩條信號線之間
    的頭像 發(fā)表于 01-17 14:33 ?487次閱讀
    pcb中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>機制是什么

    如何使用SigXplorer進行的仿真

    (Crosstalk)是信號完整性(SignalIntegrity)中的核心問題之一,尤其在當今的高密度電路板設計中,其影響愈發(fā)顯著。當電路板上的走線密度增大時,各線路間的電磁耦合增強,
    的頭像 發(fā)表于 01-06 08:12 ?2477次閱讀
    如何使用SigXplorer進行<b class='flag-5'>串</b><b class='flag-5'>擾</b>的仿真