0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

EDA驗證硬件上云存在哪些挑戰(zhàn)

E4Life ? 來源:電子發(fā)燒友網(wǎng) ? 作者:周凱揚 ? 2022-08-05 08:27 ? 次閱讀
在各種開發(fā)設計活動中,云服務的切入已經(jīng)稀松平常了,芯片設計也不例外。云端設計開發(fā)帶來了成本、性能和安全上的三重優(yōu)勢,也讓不少IC設計廠商、EDA廠商選擇上云。此前我們已經(jīng)介紹了許多EDA廠商上云后提供的優(yōu)勢,EDA云服務供應商,尤其是硬件供應商如何打造這樣一個平臺卻少有人知道。近日,英諾達(成都)電子科技有限公司在線上發(fā)布了《云上結束——EDA仿真加速器云平臺白皮書》,其中闡述了EDA硬件上云的挑戰(zhàn),我們就此為大家解讀一下。

EDA硬件上云


與傳統(tǒng)的云服務廠商不同,EDA仿真驗證的云供應商不是簡單地購置通用服務器后,在上面安裝EDA軟件即可,而是需要基于專用EDA硬件加速器構造數(shù)據(jù)中心,比如Cadence的Palladium、Mentor的Veloce或是新思的Zebu等等。

但對于IC設計公司來說,這些加速器的成本可不低,一臺的價格可達上千萬,云服務廠商就更不用說了,要想客戶提供云服務也得準備10臺以上的加速器。況且作為云服務廠商來說,也不是買到硬件后就能開展公共云服務的,不少市面上的EDA加速器都是只賣不租的,所以還得和EDA硬件廠商簽署合作協(xié)議,才能開展此類業(yè)務。

Palladium Z1 / Cadence

就拿英諾達的云平臺來說,英諾達與Cadence簽署了Palladium硬件仿真加速器和Protium原型驗證硬件的中國區(qū)云服務獨家代理協(xié)議,才得以提供Cadence的Palladium Z1加速器。同時英諾達還與Cadence展開技術與人才培訓合作,打造了一支高效的團隊,從而保證給到從Cadence那直接購買硬件等同的技術支持服務,比如搭建驗證環(huán)境、配置輔助設備等等。

逃不開的安全問題

接著就是IC設計公司頻繁考慮的安全問題,在如今的網(wǎng)絡架構下,網(wǎng)絡安全其實倒不是他們最憂心的一環(huán),畢竟市面上已經(jīng)有了不少成熟的網(wǎng)絡防火墻解決方案,反倒是通過物理訪問引發(fā)的安全問題,讓人產(chǎn)生了是否選擇上云的疑慮。試想一下,如果你將自己的設計放在云端,而某人通過物理訪問服務器獲取了你的設計,那可就是嚴重的機密泄露了。所以,機房本身的安全也是要保證的。

就英諾達給出的安全方案中,用戶可以自行選擇數(shù)據(jù)在云平臺上保存的時效,同時加入了7*24小時的專業(yè)動環(huán)+視頻監(jiān)控,監(jiān)控視頻可保留3個月,在訪問上從園區(qū)、辦公區(qū)、操作間和核心區(qū)乃至機柜和設備都設置了分級權限。即便是管理遠程登錄,也有嚴格的IP和驗證限制。如此一來,充分杜絕了物理訪問上的安全問題。

上云真的省錢嗎?


對于任何云服務來說,合理的商業(yè)收費模式才是持續(xù)運營下去的根本,以英諾達為例,他們是通過等效邏輯門來分配硬件加速器資源的,客戶可選的最小容量為3200萬等效邏輯門,但本身資源利用和使用時間都給到了彈性選項,解決硬件資源閑置率高,或者項目過多峰值資源不夠用的情況。這也就是為何云服務越來越流行的原因,一切以最大化資源利用率為目標,再加上疫情導致的居家辦公,EDA硬件上云可以說是完成芯片仿真驗證的最佳方式之一。

除此之外,國內(nèi)不少城市都給出了EDA采購政府補貼政策,比如深圳、上海和成都等。以成都為例,成都高新區(qū)本身就對購買IP、EDA工具提供年度總額最高500萬元的補貼,不僅如此,由于英諾達的硬件云平臺已經(jīng)被納入成都市高新區(qū)公共技術平臺中的集成電路領域公共技術平臺,成都本地公司使用英諾達的硬件云服務還能獲得額外的政府補助。

結語

當下的芯片設計流程中,還是有很大一部分設計周期和成本花在驗證上,各家EDA廠商的硬件驗證系統(tǒng)已經(jīng)成了加速設計效率的最有效手段之一,云技術的應用或許是讓這類專有硬件擁有更大客戶群的機遇所在。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • eda
    eda
    +關注

    關注

    71

    文章

    2759

    瀏覽量

    173320
收藏 人收藏

    評論

    相關推薦

    芯華章持續(xù)助力EDA精英挑戰(zhàn)

    日前,2024中國研究生創(chuàng)“芯”大賽·EDA精英挑戰(zhàn)賽(以下簡稱EDA競賽)決賽在南京江北新區(qū)舉辦。今年EDA競賽首次升級為國賽,在全國超過500個參賽隊伍中,來自華南理工大學的"
    的頭像 發(fā)表于 12-17 15:47 ?260次閱讀

    國產(chǎn)EDA公司芯華章科技推出新一代高性能FPGA原型驗證系統(tǒng)

    作為國產(chǎn)EDA公司的芯華章科技,也在不斷提升硬件驗證的對應方案和產(chǎn)品能力。 HuaPro P3作為芯華章第三代FPGA驗證系統(tǒng)產(chǎn)品,采用最新一代可編程SoC芯片,結合自研的HPE Co
    發(fā)表于 12-10 09:17 ?191次閱讀
    國產(chǎn)<b class='flag-5'>EDA</b>公司芯華章科技推出新一代高性能FPGA原型<b class='flag-5'>驗證</b>系統(tǒng)

    AI助力國產(chǎn)EDA,挑戰(zhàn)與機遇并存

    EDA(Electronic Design Automation,電子設計自動化)是指利用計算機輔助設計軟件來完成超大規(guī)模集成電路芯片的功能設計、綜合、驗證、物理設計等流程的設計方式。EDA?技術
    的頭像 發(fā)表于 11-01 11:04 ?614次閱讀
    AI助力國產(chǎn)<b class='flag-5'>EDA</b>,<b class='flag-5'>挑戰(zhàn)</b>與機遇并存

    AI如何助力EDA應對挑戰(zhàn)

    探究當今產(chǎn)業(yè)背景和科技潮流中半導體產(chǎn)業(yè)所面臨的挑戰(zhàn)與變革時,不難發(fā)現(xiàn),一個至關重要的轉(zhuǎn)折點已經(jīng)發(fā)生——人工智能(AI)的崛起正以前所未有的力量,對電子設計自動化(EDA)乃至整個半導體產(chǎn)業(yè)帶來顛覆性的變革。
    的頭像 發(fā)表于 10-17 10:21 ?559次閱讀
    AI如何助力<b class='flag-5'>EDA</b>應對<b class='flag-5'>挑戰(zhàn)</b>

    思爾芯攜手騰訊,以EDA服務賦能芯片設計,共促數(shù)字經(jīng)濟

    數(shù)字EDA(電子設計自動化)企業(yè),思爾芯(S2C)受邀亮相大會現(xiàn)場,通過展示其完善的數(shù)字前端EDA解決方案及與騰訊聯(lián)合推出的EDA
    的頭像 發(fā)表于 09-10 08:04 ?483次閱讀
    思爾芯攜手騰訊<b class='flag-5'>云</b>,以<b class='flag-5'>EDA</b><b class='flag-5'>云</b>服務賦能芯片設計,共促數(shù)字經(jīng)濟

    RF功率檢波器芯片都存在哪些噪聲?

    RF功率檢波器芯片都存在哪些噪聲?熱噪聲?寬帶噪聲?如果分析,在數(shù)據(jù)手冊并沒有找到相應的說明,文獻也沒有,請大神指導,麻煩~
    發(fā)表于 08-20 07:16

    思爾芯賽題正式發(fā)布,邀你共戰(zhàn)EDA精英挑戰(zhàn)賽!

    賽題發(fā)布COMPETITIONRELEASE2024中國研究生創(chuàng)芯大賽·EDA精英挑戰(zhàn)賽(原“集成電路EDA設計精英挑戰(zhàn)賽”)現(xiàn)已正式拉開帷幕。作為核心出題企業(yè)之一思爾芯(S2C),已
    的頭像 發(fā)表于 08-03 08:24 ?672次閱讀
    思爾芯賽題正式發(fā)布,邀你共戰(zhàn)<b class='flag-5'>EDA</b>精英<b class='flag-5'>挑戰(zhàn)</b>賽!

    行芯、EDA2、華為三方簽署戰(zhàn)略合作框架協(xié)議

    EDA2的秘書處代表鄭升先生介紹了簽約背景。EDA2于去年12月在無錫發(fā)布“碧玄巖”評測中心。EDA2、行芯、華為三方各有自身優(yōu)勢,此次
    的頭像 發(fā)表于 08-01 11:43 ?1327次閱讀

    芯華章推出EDA全流程敏捷驗證管理器昭睿FusionFlex

    6月24日,在一年一度的全球電子設計自動化盛會DAC 2024 ,國內(nèi)領先的系統(tǒng)級驗證EDA解決方案提供商芯華章攜手國內(nèi)EDA龍頭企業(yè)華大九天,共同展示了雙方在數(shù)?;旌戏抡骖I域的最新
    的頭像 發(fā)表于 06-26 09:46 ?606次閱讀
    芯華章推出<b class='flag-5'>EDA</b>全流程敏捷<b class='flag-5'>驗證</b>管理器昭睿FusionFlex

    大規(guī)模 SoC 原型驗證面臨哪些技術挑戰(zhàn)

    引言隨著電子設計自動化(EDA驗證工具的重要性日益增加,開發(fā)者們開始尋求減少流片成本和縮短開發(fā)周期的方法。其中,使用可編程邏輯芯片(FPGA)來構建有效的驗證流程成為一種流行的解決方案,這種
    的頭像 發(fā)表于 06-06 08:23 ?1168次閱讀
    大規(guī)模 SoC 原型<b class='flag-5'>驗證</b>面臨哪些技術<b class='flag-5'>挑戰(zhàn)</b>?

    亞科鴻禹推出更大規(guī)模驗證容量的融合硬件仿真加速器HyperSemu2.0

    國產(chǎn)數(shù)字前端仿真驗證EDA工具領域的佼佼者——無錫亞科鴻禹電子有限公司,近日驕傲地宣布其全新力作——HyperSemu2.0融合硬件仿真加速器的正式發(fā)布。這款新產(chǎn)品經(jīng)過一年的精心研發(fā)與積累,實現(xiàn)了在
    的頭像 發(fā)表于 05-09 15:22 ?706次閱讀

    基于自研芯片+頂級AMD FPGA,西門子EDA發(fā)布“快而全”的Veloce CS

    。 ? 隨著芯片規(guī)模越來越大,復雜度日益提升,芯片驗證對于平臺的要求也越來越高。為了幫助芯片設計和驗證工程師更好地應對這一挑戰(zhàn),西門子數(shù)字化工業(yè)軟件推出Veloce CS硬件輔助
    的頭像 發(fā)表于 04-26 00:15 ?3814次閱讀
    基于自研芯片+頂級AMD FPGA,西門子<b class='flag-5'>EDA</b>發(fā)布“快而全”的Veloce CS

    芯片新戰(zhàn)場,EDA如何擁抱新挑戰(zhàn)?

    )工具的需求。面對這些技術進步和市場需求變化,在芯片新戰(zhàn)場上,堪稱“芯片之母”的EDA又該如何擁抱這些新挑戰(zhàn)?芯片新戰(zhàn)場,挑戰(zhàn)重重說起來RISC-V和Chiplet
    的頭像 發(fā)表于 03-23 08:22 ?725次閱讀
    芯片新戰(zhàn)場,<b class='flag-5'>EDA</b>如何擁抱新<b class='flag-5'>挑戰(zhàn)</b>?

    fpga原型驗證平臺與硬件仿真器的區(qū)別

    FPGA原型驗證平臺與硬件仿真器在芯片設計和驗證過程中各自發(fā)揮著獨特的作用,它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:07 ?1125次閱讀

    芯片設計及使用的EDA工具介紹

    機遇總是與挑戰(zhàn)并存,目前國內(nèi)在高端EDA工具研發(fā)方面,面臨著如Synopsys、Cadence和Mentor等國際EDA供應商的巨大挑戰(zhàn),即使是作為本土最大的
    發(fā)表于 01-18 15:19 ?1460次閱讀
    芯片設計及使用的<b class='flag-5'>EDA</b>工具介紹