如何解決PCB布局中的串?dāng)_問題

用于網(wǎng)絡(luò)的RF板、高速處理器的板以及許多其他系統(tǒng)對串?dāng)_強度有嚴(yán)格的要求。信號標(biāo)準(zhǔn)中并不總是規(guī)定最大串?dāng)_強度，而且在設(shè)計中串?dāng)_最強烈的地方也不總是很明顯。盡管您可能會嘗試對設(shè)計進(jìn)行正確的布局規(guī)劃，但您可能會發(fā)現(xiàn)布局和布線會因攻擊者的蹤跡而產(chǎn)生強烈的串?dāng)_。

那么，在設(shè)計中哪里可以找到串?dāng)_，以及在PCB中識別出不良走線的最簡單方法是什么？您可以使用全波場求解器，但是可以在PCB設(shè)計軟件中使用更簡單的分析功能來識別和抑制串?dāng)_。用于PCB設(shè)計和布局的最佳布局后仿真工具將使用具有簡化數(shù)值算法的場求解器來計算附近走線之間的串?dāng)_，從而為您提供一種在設(shè)計中發(fā)現(xiàn)串?dāng)_的快速方法。

很簡單，在PCB中承載信號的任何兩個導(dǎo)體之間都可能發(fā)生串?dāng)_。這包括數(shù)字和模擬網(wǎng)絡(luò)。當(dāng)發(fā)生串?dāng)_時，一根導(dǎo)體（攻擊者網(wǎng)絡(luò)）上的信號將其自身的一部分耦合為附近導(dǎo)體（受害者網(wǎng)絡(luò)）上的新信號。數(shù)字和模擬信號可能以不同的方式引起串?dāng)_。

串?dāng)_以兩種方式耦合到信號網(wǎng)絡(luò)之間，具體取決于兩條或多條走線之間存在的主要寄生類型：

電容串?dāng)_。這種串?dāng)_是由于兩條導(dǎo)體之間的寬邊寄生電容和接地耦合電容而發(fā)生的。電容性串?dāng)_的大小與兩個導(dǎo)體之間的寄生電容成正比。對于模擬信號，容性耦合信號的強度隨頻率而增加，因此這種串?dāng)_在高頻網(wǎng)絡(luò)或數(shù)字信號具有非?？斓倪呇厮俾蕰r會占主導(dǎo)地位。數(shù)字信號會在開關(guān)期間和之后引起瞬態(tài)振鈴，從而引起電容性串?dāng)_。

感應(yīng)串?dāng)_。這種類型的串?dāng)_是由于導(dǎo)體的兩個回路之間的寄生電感引起的。來自模擬攻擊者信號的感應(yīng)串?dāng)_信號的大小與攻擊者跡線中電流變化的速率成比例（即，與信號頻率成比例）。數(shù)字信號會在開關(guān)過程中引起感應(yīng)串?dāng)_，在此期間，從信號發(fā)出的磁場會在受害網(wǎng)絡(luò)中感應(yīng)變化的通量。

電感和電容串?dāng)_分別取決于兩條走線之間的互感和互電容。這些術(shù)語完全取決于不同導(dǎo)體之間的電磁相互作用和靜電相互作用，以及這些導(dǎo)體在空間中的排列方式。這意味著您需要在布局后仿真中分析串?dāng)_。您無法做任何事情來從原理圖中發(fā)現(xiàn)串?dāng)_。

找出兩種類型的串?dāng)_都需要一些獨特的分析步驟。您可以嘗試使用串?dāng)_系數(shù)的解析方程式來量化不同類型的串?dāng)_，這將告訴您在受害者網(wǎng)絡(luò)上感應(yīng)出的攻擊者信號電平的分?jǐn)?shù)。但是，由于實際PCB布局中的幾何結(jié)構(gòu)可能變得非常復(fù)雜，因此它們將不可避免地近似，從而使得互感和互電容難以精確確定。更好的選擇是直接從PCB設(shè)計程序中使用布局后仿真工具。

完成PCB布局后，您可以采取步驟嘗試并找出可能遭受大量串?dāng)_的網(wǎng)絡(luò)。由于任何PCB中的幾何形狀都很復(fù)雜，因此任何給定的網(wǎng)絡(luò)上都會存在多個寄生現(xiàn)象，即使您遵循基本的走線寬度和間隔規(guī)則，也可能會看到強烈的串?dāng)_ 。在具有數(shù)百個網(wǎng)絡(luò)的密集電路板上，您無需模擬每條跡線之間的串?dāng)_。取而代之的是，您只需要選擇關(guān)鍵網(wǎng)絡(luò)作為受害者跡線，并查看附近可能充當(dāng)攻擊者跡線的網(wǎng)絡(luò)。

為此，您需要使用兩個重要的仿真工具來分析串?dāng)_：

耦合分析。該分析的目的是確定兩條跡線之間的耦合系數(shù)，并采取措施減小耦合系數(shù)太大的耦合系數(shù)。

串?dāng)_分析。顧名思義，這涉及從攻擊者到受害者的串?dāng)_信號的直接仿真。這是一個時域仿真，它將向您顯示由于串?dāng)_而在受害網(wǎng)上引入的確切波形。

耦合分析

運行此工具時，用戶選擇要分析的網(wǎng)絡(luò)。一旦計算出結(jié)果，就可以在您的布局中以表格格式和可視格式查看它們。受害者網(wǎng)絡(luò)與其攻擊者網(wǎng)絡(luò)之間的耦合長度和強度可以在您的布局中視為熱圖，從而使您可以確定需要糾正的網(wǎng)絡(luò)。

在下圖中，網(wǎng)絡(luò)N22287555與VDDS的耦合最強，這表明數(shù)字電源層中的噪聲很容易耦合到該網(wǎng)絡(luò)。網(wǎng)絡(luò)USB0_ID與網(wǎng)絡(luò)N22155575具有強耦合。這兩個網(wǎng)絡(luò)位于不同的層上，但沒有被接地層隔開。這應(yīng)該說明在不同層的信號之間放置接地層的效果；它降低了潛在耦合信號的強度?？梢允褂脽釄D從視覺上識別存在高耦合的特定區(qū)域，該熱圖顯示了可能需要調(diào)整布線的哪個區(qū)域以抑制串?dāng)_。

解決PCB布局中的串?dāng)_問題

一旦確定了容易受到串?dāng)_的網(wǎng)絡(luò)，就需要分離受害者和侵害者的跡線，或者在它們之間提供更大的隔離度。您永遠(yuǎn)無法完全消除串?dāng)_，但可以將其降低到不會導(dǎo)致接收機意外切換（對于數(shù)字信號）或波形失真過度（對于模擬信號）的程度。這可以通過多種方式完成：

增加走線之間的間距。串?dāng)_與兩條跡線之間的電磁場強度成正比。增大受害者和攻擊者走線之間的間隔將降低受害者看到的場強，然后將降低耦合的串?dāng)_信號的強度。

在不同的層上路由受害者痕跡。如果創(chuàng)建堆棧以支持高速信號，則很可能在平面層之間具有交錯的信號層。平面層將提供不同信號層之間的自然隔離。如果沒有空間在其當(dāng)前層上移動信號路徑，則可以在不同的信號層中路由受害跡線或差分對。

將走線移到更靠近接地平面的位置。接地平面會使攻擊者跡線產(chǎn)生的電場和磁場失真，并增加它們之間的隔離度。

在有問題的跡線之間放置防護(hù)痕跡或通過圍欄。就像在使用接地層一樣，在兩個走線之間放置接地走線或通過圍欄也可以提供一定的屏蔽。每當(dāng)您放置隔離結(jié)構(gòu)時，最好始終使用3D EM場求解器量化該結(jié)構(gòu)的效果 。

注意串?dāng)_是一個相互的過程。如果兩條走線攜帶相同類型的信號，則受害走線將在攻擊者走線上產(chǎn)生相同的串?dāng)_信號。這意味著解決一個網(wǎng)絡(luò)的串?dāng)_問題也將抑制其攻擊者的串?dāng)_。

從表面微帶切換到帶狀線意味著帶狀線在被導(dǎo)體圍繞時會產(chǎn)生較少的串?dāng)_，并且會被屏蔽以免受表面微帶的影響。通常，如果從微帶切換到具有相同特征阻抗和間距的帶狀線，則帶狀線的串?dāng)_會比微帶小。

無論您是在另一層上路由受害信號還是增加間隔，都可能需要檢查走線中的長度匹配。通過通孔布線會產(chǎn)生額外的傳播延遲，這會在并行網(wǎng)絡(luò)或差分對中引起 偏斜。請注意，如果愿意，可以將差分對的一端穿過內(nèi)部層，只要您保持差分阻抗即可。

更改路由或?qū)佣褩：?，請使用軟件中的“串?dāng)_分析”和“阻抗分析”工作流再次檢查布局。這將確保您保持阻抗控制，同時將串?dāng)_降低到可接受的水平。
編輯：hfy