0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB設(shè)計(jì)中如何消除串?dāng)_?

PCB線路板打樣 ? 來(lái)源:LONG ? 2019-07-25 11:23 ? 次閱讀

最近在一個(gè)婚禮招待會(huì)上,我試圖和一個(gè)和我坐在同一張桌子上的紳士交談。不幸的是,有一個(gè)女人坐在我們之間,與坐在我身邊的其他人進(jìn)行對(duì)話。隨著接收的所有騷動(dòng)在背景中,談話很難開(kāi)始。在我們之間進(jìn)行另一次討論雖然使我們的談話變得不可能。我們所擁有的是串?dāng)_!

對(duì)話過(guò)程中的串?dāng)_可能非常煩人,但PCB布局上的串?dāng)_可能是災(zāi)難性的。如果不糾正,串?dāng)_可能會(huì)導(dǎo)致您的成品板完全無(wú)法工作,或者可能會(huì)受到間歇性問(wèn)題的困擾。讓我們來(lái)看看串?dāng)_是什么以及如何減少PCB設(shè)計(jì)中的串?dāng)_。

如何減少PCB設(shè)計(jì)中的串?dāng)_?

串?dāng)_是無(wú)意的印刷電路板上跡線之間的電磁耦合。這種耦合可能導(dǎo)致一條跡線的信號(hào)脈沖超過(guò)另一條跡線的信號(hào)完整性,即使它們沒(méi)有物理接觸。當(dāng)平行跡線之間的間距很緊時(shí),就會(huì)發(fā)生這種情況。即使跡線可能為了制造目的而保持最小間距,但對(duì)于電磁目的而言可能還不夠。

考慮兩條彼此平行的跡線。如果一條跡線中的差分信號(hào)具有比另一條跡線更大的幅度,則它可以積極地影響另一條跡線。然后,“受害者”軌跡中的信號(hào)將開(kāi)始模仿侵略者軌跡的特征,而不是傳導(dǎo)自己的信號(hào)。當(dāng)發(fā)生這種情況時(shí),就會(huì)產(chǎn)生串?dāng)_。

串?dāng)_通常被認(rèn)為是在同一層上彼此相鄰的兩條平行軌跡之間發(fā)生的。但是,在相鄰層上彼此相鄰的兩條平行跡線之間發(fā)生串?dāng)_的可能性更大。這被稱為寬邊耦合,并且更可能發(fā)生,因?yàn)閮蓚€(gè)相鄰的信號(hào)層被非常少量的芯厚度分開(kāi)。該厚度可以是4密耳(0.1毫米),有時(shí)小于同一層上兩條跡線之間的間距。

< p> 消除串?dāng)_的走線間距通常大于常規(guī)走線間距要求

消除設(shè)計(jì)中串?dāng)_的可能性

幸運(yùn)的是,你不受相聲的擺布。通過(guò)設(shè)計(jì)電路板以最大限度地減少串?dāng)_情況,您可以避免這些問(wèn)題。以下是一些設(shè)計(jì)技術(shù),可幫助您消除電路板上串?dāng)_的可能性:

在差分對(duì)和其他信號(hào)路由之間保持盡可能大的距離。經(jīng)驗(yàn)法則是間隙=跡線寬度的3倍。

時(shí)鐘路由和其他信號(hào)路由之間保持盡可能大的差異。相同的間隙=跡線寬度經(jīng)驗(yàn)法則的3倍也適用于此。

在不同的差分對(duì)之間保持盡可能大的距離。這里的經(jīng)驗(yàn)法則略大,間隙=走線寬度的5倍。

異步信號(hào)(如RESET,INTERRUPT等)應(yīng)遠(yuǎn)離總線并高速度信號(hào)。它們可以在接通或斷開(kāi)或上電信號(hào)旁邊布線,因?yàn)樵陔娐钒宓恼2僮髌陂g很少使用這些信號(hào)。

確保相鄰的兩個(gè)信號(hào)層在電路板堆疊中彼此交替將交替水平和垂直布線方向。這將減少寬邊耦合的可能性,因?yàn)椴辉试S跡線在彼此之上平行延伸。

減少兩個(gè)相鄰信號(hào)層之間潛在串?dāng)_的更好方法是在微帶配置中將層與它們之間的接地平面層分開(kāi)。地平面不僅會(huì)增加兩個(gè)信號(hào)層之間的距離,還會(huì)為信號(hào)層提供所需的返回路徑。

您的PCB設(shè)計(jì)工具和第三方應(yīng)用程序可以幫助您消除串?dāng)_

如何您的設(shè)計(jì)軟件可幫助您消除高速PCB設(shè)計(jì)中的串?dāng)_

PCB設(shè)計(jì)工具內(nèi)置了許多功能,可幫助您避免設(shè)計(jì)中的串?dāng)_。通過(guò)指定布線方向和創(chuàng)建微帶疊層,電路板層規(guī)則將幫助您避免寬邊耦合。使用網(wǎng)絡(luò)類規(guī)則,您將能夠?yàn)楦菀资艽當(dāng)_影響的網(wǎng)絡(luò)組分配更大的跟蹤間距。差分對(duì)路由器將差分對(duì)路由為實(shí)際對(duì),而不是單獨(dú)路由它們。這將保持差分對(duì)跡線彼此之間以及與其他網(wǎng)絡(luò)之間所需的間距,以避免串?dāng)_。

除了PCB設(shè)計(jì)軟件的內(nèi)置功能外,還有其他工具這可以幫助您消除高速PCB設(shè)計(jì)中的串?dāng)_。有不同的串?dāng)_計(jì)算器可幫助您確定路由的正確走線寬度和間距。還有信號(hào)完整性模擬器來(lái)分析您的設(shè)計(jì)是否存在潛在的串?dāng)_問(wèn)題。

如果允許發(fā)生,串?dāng)_可能是印刷電路板上的一個(gè)大問(wèn)題。既然您知道要尋找什么,那么您將準(zhǔn)備好防止串?dāng)_發(fā)生。我們?cè)诖擞懻摰脑O(shè)計(jì)技巧以及PCB設(shè)計(jì)軟件的功能將幫助您創(chuàng)建無(wú)串?dāng)_設(shè)計(jì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23099

    瀏覽量

    397914
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6675

    文章

    2453

    瀏覽量

    204366
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7901

    瀏覽量

    142966
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    43045
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB設(shè)計(jì)如何避免

    PCB設(shè)計(jì)如何避免         變化的信號(hào)(例如階躍信號(hào))沿傳輸線由 A 到 B 傳播,傳輸線 C-D
    發(fā)表于 03-20 14:04 ?690次閱讀

    關(guān)于高速PCB設(shè)計(jì)知識(shí)

    高速PCB設(shè)計(jì)的學(xué)習(xí)過(guò)程,是一個(gè)需要大家掌握的重要概念。它是電磁干擾傳播的主要途徑,異步信號(hào)線,控制線,和I/O口走線上,
    的頭像 發(fā)表于 08-22 10:45 ?2790次閱讀
    關(guān)于<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>的<b class='flag-5'>串</b><b class='flag-5'>擾</b>知識(shí)

    關(guān)于高速PCB設(shè)計(jì)知識(shí)

    高速PCB設(shè)計(jì)的學(xué)習(xí)過(guò)程,是一個(gè)需要大家掌握的重要概念。它是電磁干擾傳播的主要途徑,異步信號(hào)線,控制線,和I/O口走線上,
    的頭像 發(fā)表于 08-29 09:38 ?2013次閱讀
    關(guān)于<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>的<b class='flag-5'>串</b><b class='flag-5'>擾</b>知識(shí)

    關(guān)于高速PCB設(shè)計(jì)知識(shí)這篇文章講清楚了

    高速PCB設(shè)計(jì)的學(xué)習(xí)過(guò)程,是一個(gè)需要大家掌握的重要概念。它是電磁干擾傳播的主要途徑,異步信號(hào)線,控制線,和I/O口走線上,
    的頭像 發(fā)表于 09-05 18:55 ?2584次閱讀
    關(guān)于<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>的<b class='flag-5'>串</b><b class='flag-5'>擾</b>知識(shí)這篇文章講清楚了

    什么是小間距QFN封裝PCB設(shè)計(jì)抑制?

    。對(duì)于8Gbps及以上的高速應(yīng)用更應(yīng)該注意避免此類問(wèn)題,為高速數(shù)字傳輸鏈路提供更多裕量。本文針對(duì)PCB設(shè)計(jì)由小間距QFN封裝引入
    發(fā)表于 07-30 08:03

    解決PCB設(shè)計(jì)消除的辦法

    PCB電路設(shè)計(jì)中有很多知識(shí)技巧,之前我們講過(guò)高速PCB如何布局,以及電路板設(shè)計(jì)最常用的軟件等問(wèn)題,本文我們講一下關(guān)于怎么解決PCB設(shè)計(jì)
    發(fā)表于 11-02 09:19

    高速PCB設(shè)計(jì)分析與控制

    高速PCB設(shè)計(jì)分析與控制:物理分析與驗(yàn)證對(duì)于確保復(fù)雜、高速
    發(fā)表于 06-14 10:02 ?0次下載

    高速PCB設(shè)計(jì)的影響分析

    信號(hào)頻率變高,邊沿變陡,印刷電路板的尺寸變小,布線密度加大等都使得高速PCB設(shè)計(jì)的影響顯著增加。
    發(fā)表于 05-29 14:09 ?919次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>在<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>的影響分析

    PCB設(shè)計(jì)防止的方法有哪些

    在實(shí)際PCB設(shè)計(jì),3W規(guī)則并不能完全滿足避免的要求。
    的頭像 發(fā)表于 08-19 15:10 ?7338次閱讀

    PCB設(shè)計(jì)QFN封裝的抑制分析

    8Gbps及以上的高速應(yīng)用更應(yīng)該注意避免此類問(wèn)題,為高速數(shù)字傳輸鏈路提供更多裕量。本文針對(duì)PCB設(shè)計(jì)由小間距QFN封裝引入
    發(fā)表于 10-19 10:42 ?0次下載
    <b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>中</b>QFN封裝的<b class='flag-5'>串</b><b class='flag-5'>擾</b>抑制分析

    如何解決PCB問(wèn)題

    高速PCB設(shè)計(jì),信號(hào)之間由于電磁場(chǎng)的相互耦合而產(chǎn)生的不期望的噪聲電壓信號(hào)稱為信號(hào)。
    發(fā)表于 07-19 09:52 ?2383次閱讀

    高速PCB設(shè)計(jì)消除的方法與討論

    高速 PCB 設(shè)計(jì)人員存在的基礎(chǔ)之一。市場(chǎng)需要越來(lái)越小和更快的電路板,但是兩條平行走線或?qū)w放置在一起的距離越近,一條走線上產(chǎn)生的電磁場(chǎng)干擾另一條走線的機(jī)會(huì)就越大。 在本文中,我
    的頭像 發(fā)表于 09-16 22:59 ?2506次閱讀

    如何解決PCB布局問(wèn)題

    您可能會(huì)發(fā)現(xiàn)布局和布線會(huì)因攻擊者的蹤跡而產(chǎn)生強(qiáng)烈的。 那么,在設(shè)計(jì)哪里可以找到,以及在PCB
    的頭像 發(fā)表于 01-13 13:25 ?2446次閱讀

    小間距QFN封裝PCB設(shè)計(jì)抑制分析

    小間距QFN封裝PCB設(shè)計(jì)抑制分析
    發(fā)表于 11-04 09:51 ?2次下載
    小間距QFN封裝<b class='flag-5'>PCB設(shè)計(jì)</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>抑制分析

    PCB設(shè)計(jì),如何避免?

    PCB設(shè)計(jì),如何避免? 在PCB設(shè)計(jì),避免
    的頭像 發(fā)表于 02-02 15:40 ?1796次閱讀