高速電路PCB布線設計的原則和基本要求

元器件正朝著高速低耗小體積高抗干擾性的方向發(fā)展，這一發(fā)展趨勢對印刷電路板的設計提出了很多新要求。PCB設計是電子產品設計的重要階段，當電原理圖已經設計好后，根據(jù)結構要求，按照功能劃分確定采用幾塊功能板，并確定每塊功能板PCB外型尺寸、安裝方式，還必須同時考慮調試、維修的方便性，以及屏蔽、散熱、EMI性能等因素。需要工程人員確定布局布線方案，確定關鍵電路和信號線和布線方法細節(jié)，以及應該遵從的布線原則。PCB設計過程的幾個階段都必須進行檢查、分析和修改。整個布線完成后，再經過全面規(guī)則檢查，才能拿去加工。

一、引言

長期以來，設計人員往往將精力花在對程序、電原理、參數(shù)冗余等方面的核查上，卻極少將精力花在對PCB設計的審核方面，而往往正是由于PCB設計缺陷，導致大量的產品性能問題。PCB設計原則涉及到許多方方面面，包括各項基本原則、抗干擾、電磁兼容、安全防護，等等。對于這些方面，特別在高頻電路（尤其在微波級高頻電路）方面，相關理念的缺乏，往往導致整個研發(fā)項目的失敗。許多人還停留在“將電原理用導體連接起來發(fā)揮預定作用”基礎上，甚至認為“PCB設計屬于結構、工藝和提高生產效率等方面的考慮范疇”。許多工程師也沒有充分認識到該環(huán)節(jié)在產品設計中，應是整個設計工作的特別重點，而錯誤地將精力花費在選擇高性能的元器件，結果是成本大幅上升，性能的提高卻微乎其微。

二、高速PCB設計

在產品工程中，PCB的設計占據(jù)非常重要的位置，尤其在高頻電設計中。有一些普遍的規(guī)則，這些規(guī)則將作為普遍指導方針來對待。將高頻電路之PCB的設計原則與技巧應用于設計之中，則可以大幅提高設計成功率。

（一）高速電路PCB的布線設計原則

1．使邏輯扇出最小化，最好只帶一個負載。

2．在高速信號線的輸出與接收端之間盡可能避免使用通孔，避免引腳圖形的十字交叉。尤其是時鐘信號線，需要特別注意。

3．上下相鄰兩層信號線應該互相垂直，避免拐直角彎。

4．并聯(lián)端接負載電阻應盡可能靠近接收端。

5．為保證最小反射，所有的開路線（或沒有端接匹配的線）長度必須滿足下式：

Lopen——開路線長度(inches)

trise——信號上升時間（ns）

tpd——線的傳播延遲（0.188ns/in——按帶線特性）。

幾種高速邏輯電路上升時間典型值：

6．當開路線長度超過上式要求的值時,應使用串聯(lián)阻尼電阻器，串聯(lián)端接電阻應該盡可能地接到輸出端的引腳上。

7．保證模擬電路和數(shù)字電路分開，AGND和DGND必須通過一個電感或磁珠連接在一起，并盡可能在接近A/D轉換器的位置。

8．保證電源的充分去耦。

9．最好使用表面安裝電阻和電容。

（二）旁路和去耦

1．選擇去耦電容之前，先計算濾除高頻電流所需的諧振頻率要求。

2．大于自諧頻率，電容器將變成電感性，從而失去去耦電容作用。應該注意，有些邏輯電路具有比常用去耦電容自身諧振頻率更高的頻譜能量。

3．容器器自身具有的諧振頻率，稱之為自諧頻率。如果希望濾除的高頻

4．要根據(jù)電路所含的RF能量、開關電路的上升時間，以及特別關注的頻率范圍計算所需的電容值，不要用猜測或是根據(jù)以前的一貫用法使用。

5．計算地和電源平面的諧振頻率。以此二平面構筑的去耦電容能夠取得最大效益。

6．對高速元件及蘊涵豐富RF帶寬能量的區(qū)域，應該使用多種電容并聯(lián)，以去除大頻寬的RF能量。也要注意：當在高頻，大電容變?yōu)殡姼行詴r，小電容還保持電容性，于某一特殊頻率將會組成LC諧振電路，造成無限大阻抗，因而完全失去旁路作用，若有此情況發(fā)生，使用單一電容會更為有效。

7．在電路板所有電源輸入連接器邊，及上升時間快于3ns之元件的電源腳，設置并聯(lián)電容。

8．在PCB電源輸入端及扳子的對角方向處，應該使用足夠大容量的電容器，保證電路切換狀態(tài)時產生的電流變化。對其他電路的去耦電容也應有同樣考慮，工作電流越大，所需的電容量就越大。以減小電壓和電流的脈動，提高系統(tǒng)的穩(wěn)定性。因此，去耦電容肩負去耦和續(xù)流的雙重作用。

9．如果使用了太多的去耦電容，當開機時會從電源吸收大量電流，因此，在電源輸出端應該放一群大電容來提供大電流量。

（三）阻抗變換與匹配

1．在低頻電路中，匹配的概念是相當重要的（使負載阻抗與激勵源內阻共軛相等）。在高頻電路中，信號線終端的匹配更為重要：

一方面要求ZL=Zc，保證沿線無駐波；另一方面，為獲得最大功率，要求信號線輸入端與激勵源相接時應共軛匹配。因此，匹配對微波電路的工作性能產生直接影響?？梢姡?/p>

若終端不匹配，信號線上會產生反射和駐波，導致負載功率下降（高功率駐波還會在波腹點產生打火現(xiàn)象）。

由于反射波的存在，將對激勵源產生不良影響，導致工作頻率和輸出功率穩(wěn)定性下降。

然而，實際中給定的負載阻抗與信號線特性阻抗不一定相同，信號線與激勵源阻抗也不一定共軛，因而必須了解及應用阻抗匹配技術。

2．λ/4阻抗變換器

當信號線長L=λ/4，即βL=π/2時，可得：Zin=Zc2/ZL

上式表明，經λ/4PCB傳輸線變換后，其阻抗將發(fā)生顯著變化。可以知道：當ZL不匹配時，可利用對PCB傳輸線的再構造來達到匹配目的。對于兩段特性阻抗分別為Z'c、Z"c的PCB傳輸線，可通過的PCB傳輸線連接以達到使Z'c與Z"c匹配的目的。

需注意的是：λ/4阻抗變換器匹配兩段阻抗不同的PCB傳輸線后的工作頻率很窄。

3．單分支短路線匹配

可采用在PCB傳輸線適當位置并接經過適當構造之短路線的形式改變PCB傳輸線阻抗而達到匹配目的。

（四）PCB分層

高頻電路往往集成度較高布線密度大采用多層板既是布線所必須的也是降低干擾的有效手段合理選擇層數(shù)能大幅度降低印板尺寸能充分利用中間層來設置屏蔽能更好地實現(xiàn)就近接地能有效地降低寄生電感能有效縮短信號的傳輸長度能大幅度地降低信號間的交叉干擾等等所有這些都對高頻電路的可靠工作有利有資料顯示同種材料時四層板要比雙面板的噪聲低20dB但是板層數(shù)越高制造工藝越復雜成本越高。

（五）電源隔離與地線分割

不同功能或者不同要求的電路布線，常常需要進行電源隔離和地線分割。如模擬電路與數(shù)字電路、弱信號電路與強信號電路、敏感電路（PLL、低抖動觸發(fā)等）與其它電路等，互相之間應該盡量減小干擾，電路才能達到預期指標要求。

基本要求：

1．不同區(qū)域的電源層或地層應該在電源入口處接在一起，通常為樹型結構或手指形結構，不同功能電路的地線分割方法，分割縫隙和板子邊緣不得小于2mm。

2．不同種類電源區(qū)域和地區(qū)域不能互相交叉

3．壕溝與橋。由于地平面的分區(qū)分割，常常會造成各功能電路之間的信號傳輸返回回路的不連續(xù)，為了保證信號、電源以及地的連接，除了采用變壓器隔離（不能傳輸直流信號）、光耦合器隔離（難于傳送高頻）之外，常用橋接方式?！皹颉睂嶋H上是壕溝上的一個缺口，且僅有一處而已，信號線、電源及接地都由此處越過壕溝如圖所示。當使用這種方法時，如果是多點接地系統(tǒng)（所有高速設計都是）最好將橋的兩邊都接到機殼地。

三、結論

在產品工程中，PCB的設計占據(jù)非常重要的位置，尤其在高頻電設計中尤其重要，同樣的原理設計,同樣的元器件,不同的人制作出來的PCB就具有不同的結果。有很多原理上行得通的東西在工程中卻難以實現(xiàn),或是別人能實現(xiàn)的東西另一些人卻實現(xiàn)不了,因此說做一塊PCB板不難,但要做好一塊PCB板卻不是一件容易的事情。