0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)中的高速電路布局布線(上)

科技綠洲 ? 來源:山羊硬件Time ? 作者:山羊硬件Time ? 2023-11-06 15:14 ? 次閱讀

高速電路無疑是PCB設(shè)計(jì)中要求非常嚴(yán)苛的一部分,因?yàn)楦咚?a target="_blank">信號(hào)很容易被干擾,導(dǎo)致信號(hào)質(zhì)量下降,所以在PCB設(shè)計(jì)的過程中就需要避免或降低這種情況的發(fā)生。

在具體的高速電路布局布線中,這些知識(shí)技能需要掌握。

走線的彎曲方式

在對(duì)高速信號(hào)布線時(shí),信號(hào)線是要盡量避免直角或銳角的,嚴(yán)格要求都是全部上鈍角的。

另外在布高速信號(hào)時(shí),經(jīng)常會(huì)看到會(huì)使用蛇形走線來實(shí)現(xiàn)等長(zhǎng)的效果,它也是一種彎曲走線的方式,不過實(shí)際設(shè)計(jì)時(shí)間距也是有要求的,要滿足相應(yīng)的間距范圍,具體參考如下。

信號(hào)的接近度

高速信號(hào)互相之間也是會(huì)產(chǎn)生干擾的,所以在高速信號(hào)走線時(shí)需要保持彼此之間的距離,如果因?yàn)椴季郑蹇虺叽绲仍蚨斐蓪?shí)際布高速信號(hào)線之間的距離超過了最低要求的距離,那這個(gè)時(shí)候如果不想整個(gè)電路主板大改,那就只能讓其在接近其瓶頸的地方盡量加大高速信號(hào)之間的距離。

不過最好能保持整個(gè)高速信號(hào)線都能保持一定的距離。

電源布局布線相關(guān)

數(shù)字電路很多時(shí)候需要的電流是不連續(xù)的,所以對(duì)于一些高速信號(hào)就會(huì)很容易的產(chǎn)生一些浪涌電流(電源接通瞬間,流入電源設(shè)備的峰值電流)。并且如果電源走線很長(zhǎng)的話,則會(huì)因?yàn)槔擞侩娏鞯拇嬖诙鴮?dǎo)致高頻噪聲的產(chǎn)生,進(jìn)而影響到其他信號(hào)。

同時(shí)需要考慮散熱的問題,避免熱點(diǎn)的產(chǎn)生,如果放置過孔不合理,就有可能會(huì)導(dǎo)致電源或者地的某些區(qū)域的電流密度增加,出現(xiàn)熱點(diǎn),所以在電源布局布線時(shí),一定要事先考慮好這些問題。

同時(shí)設(shè)置過孔的的時(shí)候要布的均勻,不能亂成一團(tuán),這樣會(huì)很容易導(dǎo)致EMC問題的產(chǎn)生,通常最好的進(jìn)行布局的辦法方式就是進(jìn)行網(wǎng)狀形式的放置,這樣可以使得電流密度均勻,同時(shí)回流路徑不會(huì)過長(zhǎng),就可以盡量避免產(chǎn)生EMC的問題。

走線Stubs

什么是走線Stubs,其實(shí)它就是工程師在設(shè)計(jì)PCB布線過程中不小心多出的一些布線線頭,這些線頭就叫做Stub線或殘樁線,在PCB設(shè)計(jì)過程中這個(gè)是需要盡量避免的。

多余的線頭會(huì)產(chǎn)生天線輻射效應(yīng),甚至?xí)鹦盘?hào)反射,導(dǎo)致信號(hào)完整性的問題。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    396

    文章

    4781

    瀏覽量

    89215
  • 高速電路
    +關(guān)注

    關(guān)注

    8

    文章

    163

    瀏覽量

    24529
  • 高速信號(hào)
    +關(guān)注

    關(guān)注

    1

    文章

    240

    瀏覽量

    17988
  • 浪涌電流
    +關(guān)注

    關(guān)注

    1

    文章

    287

    瀏覽量

    25631
收藏 0人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速電路PCB電源布線技巧

    高速電路PCB電源布線技巧 PCB設(shè)計(jì)來說電源處理好壞直接關(guān)系到整個(gè)電路板的性能。下面我們分
    發(fā)表于 03-21 18:29 ?2998次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>電路</b><b class='flag-5'>PCB</b>電源<b class='flag-5'>布線</b>技巧

    基于PROTEL的高速PCB設(shè)計(jì)

    探討使用PROTEL設(shè)計(jì)軟件實(shí)現(xiàn)高速PCB設(shè)計(jì)的過程,需要注意的一些布局布線方面的相關(guān)原則問題.
    發(fā)表于 12-10 00:03 ?1288次閱讀

    PCB設(shè)計(jì)干貨】DDR電路PCB布局布線要求

    上期和大家聊的電源PCB設(shè)計(jì)的重要性,那本篇內(nèi)容小編則給大家講講存儲(chǔ)器的PCB設(shè)計(jì)建議,同樣還是以大家最為熟悉的RK3588為例,詳細(xì)介紹一下DDR模塊電路PCB設(shè)計(jì)要如何
    的頭像 發(fā)表于 08-24 08:40 ?2096次閱讀
    【<b class='flag-5'>PCB設(shè)計(jì)</b>干貨】DDR<b class='flag-5'>電路</b>的<b class='flag-5'>PCB</b><b class='flag-5'>布局</b><b class='flag-5'>布線</b>要求

    高速PCB設(shè)計(jì)經(jīng)驗(yàn)與體會(huì)

    的設(shè)計(jì)要求,結(jié)合筆者設(shè)計(jì)經(jīng)驗(yàn),按照PCB設(shè)計(jì)流程,對(duì)PCB設(shè)計(jì)需要重點(diǎn)關(guān)注的設(shè)計(jì)原則進(jìn)行了歸類。詳細(xì)闡述了PCB的疊層設(shè)計(jì)、元器件布局、接
    發(fā)表于 03-31 14:29

    高速pcb設(shè)計(jì)指南。

    高速PCB設(shè)計(jì)指南之(一~八 )目錄2001/11/21CHENZHI/LEGENDSILICON一、1、PCB布線2、PCB
    發(fā)表于 07-13 16:18

    高速高密度多層PCB設(shè)計(jì)布局布線技術(shù)

    高速高密度多層PCB設(shè)計(jì)布局布線技術(shù)
    發(fā)表于 08-12 10:47

    高速PCB設(shè)計(jì)布線基本要求

    ` 本帖最后由 飛翔的烏龜005 于 2017-2-10 10:43 編輯 高速PCB設(shè)計(jì)中常規(guī)PCB布線,有以下基本要求:(1)QFP、SOP等封裝的矩形焊盤出線,應(yīng)從PIN中心
    發(fā)表于 02-10 10:42

    高速PCB設(shè)計(jì)布線基本要求

    高速PCB設(shè)計(jì)中常規(guī)PCB布線,有以下基本要求:(1)QFP、SOP等封裝的矩形焊盤出線,應(yīng)從PIN中心引出(一般采用鋪shape)(2)布線
    發(fā)表于 02-16 15:06

    PCB布局、布線高速PCB設(shè)計(jì)

    PCB布線PCB設(shè)計(jì)布線是完成產(chǎn)品設(shè)計(jì)的重要步驟,可以說前面的準(zhǔn)備工作都是為它而做的, 在整個(gè)PC
    發(fā)表于 12-07 09:44

    高速ADC設(shè)計(jì)PCB布局布線技巧有哪些?

    影響高速信號(hào)鏈設(shè)計(jì)性能的機(jī)制是什么?高速ADC設(shè)計(jì)PCB布局布線技巧有哪些?
    發(fā)表于 04-21 06:29

    高速PCB布局布線優(yōu)化

    本內(nèi)容詳細(xì)介紹了高速PCB設(shè)計(jì)布局布線優(yōu)化方法,歡迎大家下載學(xué)習(xí)
    發(fā)表于 09-27 16:22 ?0次下載
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>的<b class='flag-5'>布局</b><b class='flag-5'>布線</b>優(yōu)化

    講解高速PCB布線、布局電路設(shè)計(jì)

    高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程,在進(jìn)行高速電路設(shè)計(jì)時(shí)有多個(gè)因素需要加以考慮,這些因素有時(shí)互相對(duì)立。如高速器件
    發(fā)表于 07-10 10:28 ?6次下載
    講解<b class='flag-5'>高速</b><b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>、<b class='flag-5'>布局</b>和<b class='flag-5'>電路</b>設(shè)計(jì)

    高速信號(hào)pcb設(shè)計(jì)布局

    對(duì)于高速信號(hào),pcb的設(shè)計(jì)要求會(huì)更多,因?yàn)?b class='flag-5'>高速信號(hào)很容易收到其他外在因素的干擾,導(dǎo)致實(shí)際設(shè)計(jì)出來的東西和原本預(yù)期的效果相差很多。 所以在高速信號(hào)pc
    的頭像 發(fā)表于 11-06 10:04 ?1051次閱讀
    <b class='flag-5'>高速</b>信號(hào)<b class='flag-5'>pcb設(shè)計(jì)</b><b class='flag-5'>中</b>的<b class='flag-5'>布局</b>

    PCB設(shè)計(jì)高速電路布局布線

    高速電路無疑是PCB設(shè)計(jì)要求非常嚴(yán)苛的一部分,因?yàn)?b class='flag-5'>高速信號(hào)很容易被干擾,導(dǎo)致信號(hào)質(zhì)量下降,所以在PCB
    的頭像 發(fā)表于 11-06 14:55 ?947次閱讀

    pcb設(shè)計(jì)布局布線原則及規(guī)則

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)布局布線原則及規(guī)則有哪些?PCB設(shè)計(jì)六大布線規(guī)則。在PCB
    的頭像 發(fā)表于 01-22 09:23 ?2596次閱讀

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品