0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【華秋干貨鋪】PCB布線技巧升級:高速信號篇

小米 ? 來源:jf_32813774 ? 作者:jf_32813774 ? 2023-08-03 17:13 ? 次閱讀

如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本篇內(nèi)容的要求來進(jìn)行PCB布線設(shè)計。

wKgaomTLb7WAAJh6AABgNguGXYE038.jpg

高速信號布線時盡量少打孔換層,換層優(yōu)先選擇兩邊是GND的層面處理。盡量收發(fā)信號布線在不同層,如果空間有限,需收發(fā)信號走線同層時,應(yīng)加大收發(fā)信號之間的布線距離。

針對以上高速信號還有如下方面的要求:

01

BGA焊盤區(qū)域挖參考層

如果接口的工作速率≥8Gbps,建議在BGA區(qū)域,挖掉這些信號正下方的L2層參考層,以減小焊盤的電容效應(yīng),挖空尺寸R=10mil。

如果接口的工作速率<8Gbps,例如DP接口只工作在5.4Gbps,那么不用挖BGA區(qū)域的參考層,如下圖所示。

wKgZomTLb7WAY000AAFCZ4dUFQs728.jpg

02

避免玻纖編織效應(yīng)

PCB基板是由玻璃纖維和環(huán)氧樹脂填充壓合而成。玻璃纖維的介電常數(shù)大約是6,樹脂的介電常數(shù)一般不到3。在路徑長度和信號速度方面發(fā)生的問題,主要是由于樹脂中的玻璃纖維增強(qiáng)編織方式引起的。

較為普通的玻璃纖維編織中的玻璃纖維束是緊密絞合在一起的,因此束與束之間留出的大量空隙需要用樹脂填充,PCB中的平均導(dǎo)線寬度要小于玻璃纖維的間隔,因此一個差分對中的一條線可能有更多的部分在玻璃纖維上、更少的部分在樹脂上,另一條線則相反(樹脂上的部分比玻璃纖維上的多)。這樣會導(dǎo)致D+和D-走線的特性阻抗不同,兩條走線的時延也會不同,導(dǎo)致差分對內(nèi)的時延差進(jìn)而影響眼圖的質(zhì)量。

wKgaomTLb7aAF_eXAADGXtBJlJE792.jpg

當(dāng)接口的信號速率達(dá)到8Gbps,且走線長度超過1.5inch,需謹(jǐn)慎處理好玻纖編織效應(yīng)。建議采用以下方式之一來避免玻纖編織效應(yīng)帶來的影響。

方式一:改變走線角度,如按10°~ 35°,或PCB生產(chǎn)加工時,將板材旋轉(zhuǎn)10°以保證所有走線都不與玻纖平行,如下圖所示。

wKgaomTLb7iADNyeAADA4bVOuJo561.jpg

方式二:使用下圖走線,則W至少要大于3倍的玻纖編織間距,推薦值W=60mil,θ=10°,L=340mil。

wKgZomTLb7iAASXbAABVMj6--rQ274.jpg

03

差分過孔建議

1、高速信號盡量少打孔換層,換層時需在信號孔旁邊添加GND過孔。地過孔數(shù)量對差分信號的信號完整性影響是不同的。無地過孔、單地過孔以及雙地過孔可依次提高差分信號的信號完整性。

2、選擇合理的過孔尺寸。對于多層一般密度的PCB設(shè)計來說,選用0.25mm/0.51mm/0.91mm(鉆孔/焊盤/POWER隔離區(qū))的過孔較好;對于一些高密度的PCB也可以使用0.20mm/0.46mm/0.86mm 的過孔,也可以嘗試盲埋孔設(shè)計。

3、過孔中心距的變化,對差分信號的信號完整性影響是不同的。對于差分信號,過孔中心距過大或過小,均會對信號完整性產(chǎn)生不利影響。

4、如果接口的工作速率≥8Gbps,那么這些接口差分對的過孔尺寸建議根據(jù)實際疊層進(jìn)行仿真優(yōu)化。

wKgaomTLb7mALlh4AADYCA5l7TU428.jpg

以下給出基于EVB一階HDI疊層的過孔參考尺寸:

R_Drill=0.1mm (鉆孔半徑)

R_Pad=0.2mm (過孔焊盤半徑)

D1:差分過孔中心間距

D2:表層到底層的反焊盤尺寸

D3:信號過孔與回流地過孔的中心間距

wKgZomTLb7mAWxZIAAFlB9KibeQ388.jpg

04

耦合電容優(yōu)化建議

1、耦合電容的放置,按照設(shè)計指南要求放置。如果沒有設(shè)計指南時,若信號是IC到IC,耦合電容靠近接收端放置;若信號是IC到連接器,耦合電容請靠近連接器放置。

2、盡可能選擇小的封裝尺寸,減小阻抗不連續(xù)。

3、如果接口的信號工作速率≥8Gbps,那么這些接口的差分隔直電容建議按如下方式進(jìn)行優(yōu)化:

1)根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空電容焊盤正下方L2地參考層,需要隔層參考,即L3層要為地參考層;

2)如果挖空L2和L3地參考層,那么L4層要為地參考層。挖空尺寸需根據(jù)實際疊層通過仿真確定;以下給出基于EVB一階HDI疊層的參考尺寸。

【注】D1:差分耦合電容之間的中心距;L:挖空長度;H:挖空寬度。

wKgaomTLb7qAU8p6AAD24C01tSU726.jpg

4、在耦合電容四周打4個地通孔以將L2~L4層的地參考層連接起來,如下圖所示。

wKgZomTLb7qAKR2_AAEfpJS9Zmk525.jpg

05

ESD優(yōu)化建議

1、ESD保護(hù)器件的寄生電容必須足夠低,以允許高速信號傳輸而不會降級。

2、ESD需放置在被保護(hù)的IC之前,但盡量與連接器/觸點PCB側(cè)盡量靠近;放置在與信號線串聯(lián)任何電阻之前;放置在包含保險絲在內(nèi)的過濾或調(diào)節(jié)器件之前。

3、如果接口的信號工作速率≥8Gbps,那么這些接口的差分對ESD器件建議按以下方式優(yōu)化。挖空ESD焊盤正下方L2和L3地參考層,L4層作為隔層參考層,需要為地平面。挖空尺寸需結(jié)合 ESD型號并根據(jù)實際疊層通過仿真確定。

以下給出基于基于EVB一階HDI疊層的所用ESD型號為ESD73034D的參考尺寸:

wKgaomTLb7uAT5GWAACRBbarUQw186.jpg

4、同時在每個ESD四周打4個地通孔,以將L2~L4層的地參考層連接起來,如下圖所示。

wKgZomTLb7uAE6WTAAC5lvWtC88256.jpg

06

連接器優(yōu)化建議

1、在連接器內(nèi)走線要中心出線。如果高速信號在連接器有一端信號沒有與GND相鄰PIN時,設(shè)計時應(yīng)在其旁邊加GND孔。

2、如果接口的信號工作速率≥8Gbps,那么這些接口的連接器要能符合相應(yīng)的標(biāo)準(zhǔn)要求(如HDMI2.1/DP1.4/PCI-E3.0協(xié)議標(biāo)準(zhǔn))。推薦使用這些廠商的連接器:Molex、Amphenol、HRS等等。

3、根據(jù)接口選擇挖空一層或者兩層地平面,如果挖空連接器焊盤正下方的L2地參考層,需隔層參考,即L3層要作為地參考層;如果挖空L2和L3的地參考層,那么L4層需要為地平面,作為隔層參考層。挖空尺寸需結(jié)合連接器型號并根據(jù)實際疊層通過仿真確定。

4、建議在連接器的每個地焊盤各打2個地通孔,且地孔要盡可能靠近焊盤。

以下給出基于EVB一階HDI疊層的挖空參考尺寸:

wKgaomTLb7yADnxcAAESV6_uZNk336.jpg

連接器推薦布線方式:

wKgZomTLb7yASb63AAEN6pDsnBM846.jpg

wKgaomTLb76AQnaiAADmjFZusEE298.jpg

設(shè)計完P(guān)CB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具:華秋DFM軟件,只需上傳PCB/Gerber文件后,點擊一鍵DFM分析,即可根據(jù)生產(chǎn)的工藝參數(shù)對設(shè)計的PCB板進(jìn)行可制造性分析。

華秋DFM軟件是國內(nèi)首款免費PCB可制造性和裝配分析軟件,擁有300萬+元件庫,可輕松高效完成裝配分析。其PCB裸板的分析功能,開發(fā)了19大項,52細(xì)項檢查規(guī)則,PCBA組裝的分析功能,開發(fā)了10大項,234細(xì)項檢查規(guī)則。

基本可涵蓋所有可能發(fā)生的制造性問題,能幫助設(shè)計工程師在生產(chǎn)前檢查出可制造性問題,且能夠滿足工程師需要的多種場景,將產(chǎn)品研制的迭代次數(shù)降到最低,減少成本。

wKgZomTLb7-ALcDpAAEQu6rNsTs640.jpg

華秋DFM軟件下載地址(復(fù)制到電腦瀏覽器打開):

https://dfm.elecfans.com/uploads/software/promoter/HQDFM%20V3.7.0_DFMGZH.zip

審核編輯 黃宇



聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8605

    瀏覽量

    151197
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    772

    瀏覽量

    84333
  • 高速信號
    +關(guān)注

    關(guān)注

    1

    文章

    226

    瀏覽量

    17700
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1803

    瀏覽量

    13204
收藏 人收藏

    評論

    相關(guān)推薦

    高速電路pcb設(shè)計方法與技巧 PCB布線技巧升級 高速信號

    接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本篇內(nèi)容的要求
    的頭像 發(fā)表于 08-02 08:41 ?2342次閱讀
    <b class='flag-5'>高速</b>電路<b class='flag-5'>pcb</b>設(shè)計方法與技巧  <b class='flag-5'>PCB</b><b class='flag-5'>布線</b>技巧<b class='flag-5'>升級</b> <b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>篇</b>

    干貨分享】秋干貨 | PCB銅的DFM(可制造性)設(shè)計要點

    PCB設(shè)計銅是電路板設(shè)計的一個非常重要的環(huán)節(jié)。 ? 什么是PCB銅,就是將PCB上無布線區(qū)域
    的頭像 發(fā)表于 12-01 08:15 ?1922次閱讀

    PCB布線技巧升級高速信號

    如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本
    的頭像 發(fā)表于 08-01 18:10 ?2063次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>布線</b>技巧<b class='flag-5'>升級</b>:<b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>篇</b>

    秋干貨】DDR電路的PCB布局布線要求

    PCB設(shè)計空間足夠的情況下,優(yōu)先考慮留出DDR電路模塊所需要的布局布線空間,拷貝瑞芯微原廠提供的DDR模板,包含芯片與DDR顆粒相對位置、電源濾波電容位置、銅間距等完全保持一致。 如下8張圖(從左至右),分別為:L1-L8層D
    的頭像 發(fā)表于 08-18 10:55 ?975次閱讀
    【<b class='flag-5'>華</b><b class='flag-5'>秋干貨</b><b class='flag-5'>鋪</b>】DDR電路的<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>要求

    原創(chuàng)|高速PCB設(shè)計中布線的基本要求

    高速PCB設(shè)計中常規(guī)PCB布線,有以下基本要求:(1)QFP、SOP等封裝的矩形焊盤出線,應(yīng)從PIN中心引出(一般采用shape)(2)
    發(fā)表于 01-23 09:36

    秋干貨 | 第三道主流程之沉銅

    了解:《秋干貨 | 沉銅、黑孔、黑影工藝,PCB 該 Pick 哪一種?》秋致力于為廣大客戶提供高可靠多層板制造服務(wù),專注于
    發(fā)表于 02-03 11:40

    PCB布線技巧升級高速信號

    如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本
    發(fā)表于 08-01 18:02

    秋干貨PCB布線技巧升級高速信號

    如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本
    發(fā)表于 08-03 18:18

    秋干貨】DDR電路的PCB布局布線要求

    近管腳放置,減小回路電感。 設(shè)計完PCB后,一定要做分析檢查,才能讓生產(chǎn)更順利,這里推薦一款可以一鍵智能檢測PCB布線布局最優(yōu)方案的工具: 秋DFM軟件 ,只需上傳
    發(fā)表于 08-17 17:23

    秋干貨 | PCB銅的DFM(可制造性)設(shè)計要點

    PCB設(shè)計銅是電路板設(shè)計的一個非常重要的環(huán)節(jié)。 什么是PCB銅,就是將PCB上無布線區(qū)域閑置
    的頭像 發(fā)表于 11-24 18:15 ?1066次閱讀

    秋干貨 | PCB布局布線的可制造性設(shè)計

    關(guān)于PCB布局布線的問題,今天我們不講 信號完整性分析(SI)、電磁兼容性分析(EMC)、電源完整性分析(PI)。 只講可制造性分析(DFM) ,可制造性設(shè)計不合理同樣會導(dǎo)致產(chǎn)品設(shè)計失敗。 P
    的頭像 發(fā)表于 12-01 18:50 ?999次閱讀

    秋干貨 | PCB內(nèi)層的可制造性設(shè)計

    PCB工程師layout一款產(chǎn)品,不僅僅是布局布線,內(nèi)層的電源平面、地平面的設(shè)計也非常重要。處理內(nèi)層不僅要考慮電源完整性、信號完整性、電磁兼容性,還需要考慮DFM可制造性。 PCB內(nèi)層
    的頭像 發(fā)表于 12-08 18:15 ?871次閱讀

    秋干貨PCB布線技巧升級高速信號

    如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本
    的頭像 發(fā)表于 08-03 17:31 ?1008次閱讀
    【<b class='flag-5'>華</b><b class='flag-5'>秋干貨</b><b class='flag-5'>鋪</b>】<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>技巧<b class='flag-5'>升級</b>:<b class='flag-5'>高速</b><b class='flag-5'>信號</b><b class='flag-5'>篇</b>

    秋干貨PCB布線技巧升級高速信號

    如下表所示,接口信號能工作在8Gbps及以上速率,由于速率很高,PCB布線設(shè)計要求會更嚴(yán)格,在前幾篇關(guān)于PCB布線內(nèi)容的基礎(chǔ)上,還需要根據(jù)本
    的頭像 發(fā)表于 08-03 18:15 ?827次閱讀

    秋干貨】DDR電路的PCB布局布線要求

    上期和大家聊的電源PCB設(shè)計的重要性,那本篇內(nèi)容小編則給大家講講存儲器的PCB設(shè)計建議,同樣還是以大家最為熟悉的RK3588為例,詳細(xì)介紹一下DDR模塊電路的PCB設(shè)計要如何布局布線。
    的頭像 發(fā)表于 08-17 18:15 ?606次閱讀
    【<b class='flag-5'>華</b><b class='flag-5'>秋干貨</b><b class='flag-5'>鋪</b>】DDR電路的<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>要求