支持憶阻器/神經(jīng)元的前沿研究，泰克測試系統(tǒng)提供定制開發(fā)和系統(tǒng)集成

憶阻器是一種有記憶功能的非線性電阻，被認為是電阻、電容和電感之外的第四種基本電路元件，其于1971年由加州大學(xué)伯克利分校教授、華裔科學(xué)家蔡少棠提出，得名于其電阻對所通過電量的依賴性，它最有趣的特征是可以記憶流經(jīng)它的電荷數(shù)量。由于缺乏實驗的支撐，在被提出后的20多年里，相關(guān)理論雖有所發(fā)展并沒有引起足夠的關(guān)注，直到2008年HP實驗室的研究人員首次做出納米憶阻器件，才掀起憶阻器研究熱潮。

蔡教授推斷，憶阻器代表著電荷與磁通量之間的關(guān)系。憶阻器的電阻會隨著通過的電流量而發(fā)生變化，就算電路斷電、電流停止，其電阻值仍然會被保留，直到有反向電流通過才會返回原狀。通過控制電流的變化可改變其阻值，如果把高阻值定義為“1”，低阻值定義為“0”，這種電阻就可以實現(xiàn)存儲數(shù)據(jù)的功能。

憶阻器是下一代神經(jīng)網(wǎng)絡(luò)最有前景的硬件單元

大腦在許多方面都優(yōu)于傳統(tǒng)的計算機，腦細胞使用的能量更少、處理信息更快、更具有適應(yīng)能力。人腦中的邏輯和記憶緊密關(guān)聯(lián)，其密度和多樣性是現(xiàn)代計算機的數(shù)十億倍。對于下一代神經(jīng)網(wǎng)絡(luò)和神經(jīng)形態(tài)計算來說，最有前景的硬件單元就是憶阻器。

荷蘭格羅寧根大學(xué)的物理學(xué)家們在研究憶阻器時發(fā)現(xiàn)，他們利用系統(tǒng)切換電阻，通過施加電壓脈沖控制電阻，并利用一個低電壓，讀出不同狀態(tài)的電流，脈沖的強度決定了設(shè)備的電阻，實現(xiàn)的電阻比至少是1000，而且隨著時間推移測量所發(fā)生的情況，電阻狀態(tài)隨時間發(fā)生變化。通過不同的方式“訓(xùn)練”設(shè)備，采用不同的脈沖，可以改變它的行為。電阻隨著時間變化，就像人的大腦一樣，可以將時間作為一個參數(shù)。

憶阻器的出現(xiàn)為科學(xué)工作者提供了一個具有全新電路行為的基本無源器件，與之相應(yīng)的應(yīng)用領(lǐng)域也蓬勃發(fā)展，憶阻器研究涉及微電子、凝聚態(tài)物理、材料學(xué)、電路與系統(tǒng)、計算機、自動化、人工智能和神經(jīng)生物學(xué)等多學(xué)科領(lǐng)域，屬于新興交叉學(xué)科。

高指標(biāo)測試結(jié)果推動憶阻器研究進程

目前，國內(nèi)憶阻器研究在材料體系、物理機制、性能優(yōu)化、規(guī)模集成、非線性電路和類腦神經(jīng)形態(tài)計算等方面取得了令人鼓舞的進展，但在憶阻器可靠性、陣列的控制電路設(shè)計，以及CMOS集成工藝等方面還需要研究者和廣大工程技術(shù)人員協(xié)同攻關(guān)，更需要針對憶阻器不同研究階段的專業(yè)的測試系統(tǒng)保駕護航。

憶阻器備受關(guān)注的重要應(yīng)用領(lǐng)域包括：非易失存儲（Nonvolatile memory），邏輯運算（Logic computing），以及類腦神經(jīng)形態(tài)計算（Brain-inspired neuromorphic computing）等。這三種截然不同又相互關(guān)聯(lián)的技術(shù)路線，為發(fā)展信息存儲與處理融合的新型計算體系架構(gòu)，突破傳統(tǒng)馮·諾伊曼架構(gòu)瓶頸，提供了可行的路線。

憶阻器的基礎(chǔ)研究測試

憶阻器基礎(chǔ)研究測試系統(tǒng)需要包括交流特性、直流特性、脈沖特性測試，需集成信號源、高速任意波發(fā)生器、SMU、示波器功能于一身。雖然憶阻器基礎(chǔ)研究的主要測試項目可以手動操作完成測試，但如果有自動化測試軟件，還是可以大大提高測試效率的。

憶阻器性能研究測試

獲得高性能憶阻器件，是將憶阻器推向應(yīng)用的前提。雖然憶阻器研究已經(jīng)取得很多成果，但距大規(guī)模商用還存在較大距離，其實現(xiàn)機理仍不清楚，可靠性不足，漲落大，模擬阻變特性需要優(yōu)化。憶阻器主要應(yīng)用于非易失存儲、邏輯運算以及類腦神經(jīng)形態(tài)計算，非易失存儲是邏輯運算的基礎(chǔ)。部分電阻狀態(tài)保持不佳的憶阻器，類似人腦中信息短時程記憶的現(xiàn)象，可以用于神經(jīng)形態(tài)計算。

盡管基于憶阻的非易失性存儲器件的研究已經(jīng)較為成熟，但要在功耗、擦寫速度、集成度和可靠性等各方面性能指標(biāo)上超越現(xiàn)階段商用化存儲器，還需要學(xué)術(shù)界與工業(yè)界共同努力。在邏輯運算和類腦神經(jīng)計算應(yīng)用雖已取得較大進展，但研究尚不系統(tǒng)、成熟。因此，對憶阻器性能的研究，主要目的是提高憶阻器存儲性能和模擬神經(jīng)元的性能。

非易失存儲器性能測試。對非易失存儲器性能研究的目的是提高憶阻器的循環(huán)次數(shù)或耐久力（Endurance）和數(shù)據(jù)保留時間（Data Retention）。對非易失存儲器，數(shù)據(jù)保持能力是其最重要的電學(xué)可靠性，保留時間是存儲器非常重要的一個性能指標(biāo)。對一般的存儲器，要求在85℃溫度下保持十年的壽命，有統(tǒng)一的測試規(guī)范。然而對憶阻器而言，由于其機理研究還處于百家爭鳴的狀態(tài)，尚未建立統(tǒng)一的測試規(guī)范。目前對憶阻器的數(shù)據(jù)保留時間測試，主要基于高溫老化測試法，并通過電阻阻值外延法和阿列紐斯方程（Arrhenius Equation）推導(dǎo)其數(shù)據(jù)保留時間。

神經(jīng)突觸阻變動力學(xué)測試。憶阻器的導(dǎo)電態(tài)可以用來表示突觸權(quán)重的變化 （導(dǎo)電性增加和減小分別對應(yīng)突觸權(quán)重的增大和減?。?，通過改變刺激脈沖電壓的形狀、頻率、持續(xù)時間等參數(shù)來模擬不同突觸功能相應(yīng)的神經(jīng)刺激信號的特點，測量瞬態(tài)電流可以了解阻變動力學(xué)過程，獲得神經(jīng)形態(tài)特性的調(diào)控方法。

基于交叉陣列的神經(jīng)網(wǎng)絡(luò)單元研究將是未來重要方向

憶阻器單元集成結(jié)構(gòu)是實現(xiàn)集成憶阻器的關(guān)鍵，憶阻器的集成一般分為無源陣列與有源陣列兩種類型。在無源陣列中，存儲單元是由相互垂直的字線和位線交叉點陣結(jié)構(gòu)組成的，存儲功能層位于字線和位線之間。有源陣列一般通過采用場效應(yīng)晶體管、二極管、選通其等有源器件，構(gòu)成諸如1T1R、1TNR、1D1R、1S1R等結(jié)構(gòu)，并在集成陣列中利用字線和位線來達到選通存儲單元的目的。

阻變存儲器測試面臨最大的挑戰(zhàn)是測試時間問題，因為阻變存儲器陣列在擦寫過程中需要對每個單元反復(fù)校驗，以抑制漲落和弛豫效應(yīng)對tail bits的影響。單器件的測試程序很容易開發(fā)，但是陣列級的驗證自動測試方法則是未來急需的工具。為抑制串?dāng)_，還需要開發(fā)靈活的陣列測試系統(tǒng)，可以多通道同時加電壓。

基于交叉陣列的神經(jīng)網(wǎng)絡(luò)單元研究將是未來相當(dāng)長時間內(nèi)的重要方向，神經(jīng)網(wǎng)絡(luò)最基本的操作是在所有WL上同時加不同幅值的電壓，同時在所有BL上讀取電流，需要輸入多通道的模擬電壓值，同時能夠多通道同時讀取模擬電流值。目前類似的過程都是靠電路或者FPGA完成的，靈活性差、周期長，不適合研發(fā)。通用陣列測試設(shè)備將大大提升研發(fā)效率。

支持憶阻器/神經(jīng)元網(wǎng)絡(luò)研究的測試系統(tǒng)

在憶阻器及神經(jīng)元網(wǎng)絡(luò)科研領(lǐng)域，吉時利的產(chǎn)品更是享有盛譽，其測試結(jié)果被全球權(quán)威學(xué)術(shù)期刊所認可。由于憶阻器/神經(jīng)元網(wǎng)絡(luò)測試 - 尤其是陣列測試，不僅僅需要高指標(biāo)的測試儀器，更需要開發(fā)定制化的測試序列以滿足復(fù)雜測試流程的需求，泰克公司中國研發(fā)中心可以為這一領(lǐng)域的客戶提供定制開發(fā)及系統(tǒng)集成。

泰克憶阻器/神經(jīng)元網(wǎng)絡(luò)測試系統(tǒng)包含單元測試及陣列測試兩大類，每一大類又包含不同的配置以滿足不同研究階段的測試需求。

泰克憶阻器/神經(jīng)元網(wǎng)絡(luò)測試系統(tǒng)的優(yōu)勢：同時提供憶阻器直流性能、交流性能、脈沖性能及高速脈沖性能測試；多種不同的配置方案，滿足不同的客戶需求；內(nèi)置憶阻器性能測試、阻變動力學(xué)測試功能，可根據(jù)客戶需求，定制開發(fā)特殊功能；提供陣列測試功能，可根據(jù)客戶需求，定制開發(fā)；業(yè)內(nèi)領(lǐng)先客戶采用。