電子發(fā)燒友App
簡(jiǎn)介
對(duì)于 PCB 設(shè)計(jì)工程師和小型團(tuán)隊(duì)而言，解決 SI（信號(hào)完整性）和 EMI（電磁干擾）相關(guān)問(wèn)題是一項(xiàng)每天都要面對(duì)的挑戰(zhàn)。為確定并解決 PCB 設(shè)計(jì)流程期間面臨的 Layout 挑戰(zhàn)，許多工程師都要依賴基于規(guī)則的復(fù)雜檢查。通過(guò)使用設(shè)計(jì)規(guī)則檢查 (DRC)，您可以避免輻射測(cè)試失敗或信號(hào)完整性相關(guān)故障等最終產(chǎn)品問(wèn)題。
電磁干擾
電磁干擾簡(jiǎn)稱為EMI，這種干擾可能降低電氣電路的性能，使其無(wú)法正常工作，嚴(yán)重時(shí)還會(huì)導(dǎo)致電路完全不能工作。PCB 上的 EMI 是由走線、過(guò)孔和連接器等電路元件引起的意外輻射所致。因此，如果未針對(duì)有害輻射的消除進(jìn)行妥善設(shè)計(jì)，則高速PCB設(shè)計(jì)就很容易產(chǎn)生EMI問(wèn)題。
導(dǎo)致PCB中的EMI的常見原因
返回路徑中斷
返回路徑的意外中斷是常見的EMI問(wèn)題（圖 1）。
在高頻狀態(tài)下，沿著走線傳輸?shù)男盘?hào)會(huì)遍歷通過(guò)走線耦合到最近平面（亦稱參考平面）的電磁場(chǎng)。此參考平面充當(dāng)電流返回路徑，并形成閉合的電流路徑。如果此閉合電流路徑被中斷或斷開，就會(huì)產(chǎn)生輻射，進(jìn)而導(dǎo)致EMI問(wèn)題。
典型的中斷返回路徑情況示例包括網(wǎng)絡(luò)跨越平面分割、網(wǎng)絡(luò)靠近平面邊緣以及參考平面變化。
網(wǎng)絡(luò)跨越平面分割
亦稱為跨越平面分割的走線或跨越平面分割的信號(hào)。當(dāng)走線的返回路徑（即在其參考平面上）被分割時(shí)，就會(huì)產(chǎn)生網(wǎng)絡(luò)跨越平面分割，因此中斷了返回路徑（圖 2）。該分割可能是一個(gè)平面上的“空洞”，也可能是兩個(gè)電源孤島之間的縫隙。
理想情況下，所有高速信號(hào)都應(yīng)該參考完整接地平面。但如果發(fā)生分割，則應(yīng)該使用縫合電容器以形成跨分割的交流路徑。
網(wǎng)絡(luò)靠近平面邊緣
如果高速信號(hào)走線靠近其參考平面的邊緣，電磁場(chǎng)將會(huì)環(huán)繞邊緣并輻射出一些能量。
發(fā)生這種輻射的常見實(shí)例包括走線過(guò)于靠近電路板邊緣（圖 3）、走線過(guò)于靠近參考平面上的大空隙（圖 4）等。
? ?
參考平面變化
信號(hào)經(jīng)過(guò)孔從一層到另一層時(shí)，可能導(dǎo)致信號(hào)的返回路徑發(fā)生變化，進(jìn)而形成更為復(fù)雜的閉合電流路徑。圖 5 中，流經(jīng)不同層的電流會(huì)耦合（或參考）到不同平面。在這些不同參考平面上的回流電流也必須為連續(xù)的，否則，整個(gè)電流回路就會(huì)中斷或斷開，從而產(chǎn)生 EMI 問(wèn)題。
為確保電流路徑處于閉合狀態(tài)，您必須為回流電流提供連續(xù)路：
→ 如果參考平面從電源平面改為接地平面，則需要一個(gè)或多個(gè)縫合電容器。
→?如果參考平面變化發(fā)生在接地平面（或相同電壓平面）之間，則需要一個(gè)或多個(gè)縫合孔。
孤立的金屬區(qū)域
孤立的金屬區(qū)域通常是留在 PCB 設(shè)計(jì)中的多余的孤立金屬區(qū)域，它們也是導(dǎo)致 EMI 問(wèn)題的常見意外干擾源。
過(guò)孔殘留分支
過(guò)孔殘留分支是過(guò)孔或過(guò)孔的一部分，其焊盤已被移除并且沒有連接到任何層， 因此過(guò)孔殘留分支并非串接在信號(hào)流中（圖 6）。但在制造過(guò)程中的鉆孔和電鍍，可能會(huì)產(chǎn)生過(guò)孔殘留分支，從而形成了孤立的金屬區(qū)域。在高速設(shè)計(jì)中，較長(zhǎng)的過(guò)孔殘留分支可以變成天線并發(fā)射能量。
? ?
金屬孤島
金屬孤島是電路板上的一塊孤立的金屬浮銅區(qū)域，可以變成天線發(fā)射能量，從而導(dǎo)致EMI問(wèn)題。金屬孤島兩端應(yīng)該與過(guò)孔正確連接（如圖7所示）以避免輻射。
PCB 中的信號(hào)完整性
問(wèn)題的常見原因
串?dāng)_耦合
信號(hào)布線如果彼此靠近，則在發(fā)生邊緣轉(zhuǎn)換時(shí)會(huì)產(chǎn)生能量耦合。在密集的電路板上，不可避免地存在以最小走線間距進(jìn)行信號(hào)布線的區(qū)域。彼此靠近的走線長(zhǎng)度越長(zhǎng)，耦合幅值就越大。在Layout 清理階段增加這類緊密耦合的走線之間的間距可以最大限度地減少串?dāng)_量（圖 8）。
差分阻抗
差分對(duì)只有在沿布線路徑保持走線間距時(shí)才能維持其特性阻抗。在 Layout 期間，由于違反規(guī)則或疏忽大意的原因，差分對(duì)之間的走線間距有時(shí)可能會(huì)發(fā)生變化。如果出現(xiàn)這種情況，差分對(duì)阻抗將會(huì)在變化點(diǎn)立即發(fā)生變化，從而導(dǎo)致有害的信號(hào)反射。不僅如此，長(zhǎng)度不匹配的差分對(duì)還會(huì)在接收器端引入時(shí)序偏移，并可能導(dǎo)致信號(hào)容易受有害 EMI 的影響（圖 9）。
? ?
阻抗（單端）
在本質(zhì)上，PCB 設(shè)計(jì)中的每條走線都具有特性阻抗 (Zo)。通過(guò)控制走線的寬度、厚度以及一個(gè)或多個(gè)平面層之間的走線間距，可以設(shè)計(jì)走線保持特定的阻抗值。創(chuàng)建阻抗受控的走線的主要方法包括微帶（圖 10） 和帶狀線（圖 11）。如果平面層的任意主要參數(shù)（例如走線厚度、寬度或間距）沿走線布線發(fā)生變化， 則阻抗也會(huì)隨之變化。這可能導(dǎo)致有害的信號(hào)反射和其他 SI 影響。
? ?
長(zhǎng)殘留分支
在PCB Layout中，單個(gè)網(wǎng)絡(luò)往往連接了多個(gè) IC。例如，內(nèi)存接口上的地址位可能源自控制器并連接到多個(gè)不同的存儲(chǔ)器件。從主要走線分出并且連接到負(fù)載的銅皮部分被稱為殘留分支。如果殘留分支過(guò)長(zhǎng)， 可能會(huì)導(dǎo)致有害的信號(hào)反射。
大量過(guò)孔
走線往往需要切換多個(gè)層才能順利完成布線。每當(dāng)走線轉(zhuǎn)換到其他層時(shí)，都會(huì)經(jīng)過(guò)孔傳輸信號(hào)。過(guò)孔可能導(dǎo)致信號(hào)衰減或有害的信號(hào)反射，因?yàn)檫^(guò)孔會(huì)造成阻抗不連續(xù)，并且可能會(huì)減弱信號(hào)?？焖俜D(zhuǎn)率以及走線上的大量過(guò)孔都有可能導(dǎo)致重大 SI 和 EMI 相關(guān)問(wèn)題。
? ?
PADS HYPERLYNX DRC
我們可通過(guò)精心設(shè)計(jì)電路板來(lái)減少已知的輻射源，例如，通過(guò)最大限度地減少走線布線上的過(guò)孔數(shù)量。不過(guò)由于人為錯(cuò)誤，可能會(huì)遺漏未處理的已知輻射源，進(jìn)而導(dǎo)致故障。要發(fā)現(xiàn)這些輻射源，就得運(yùn)用專業(yè)知識(shí)、保持耐心、投入大量的時(shí)間以及承受沉重的工作負(fù)擔(dān)，而且不能出現(xiàn)絲毫差錯(cuò)。
此外，很多 SI/EMI 問(wèn)題實(shí)際上是由未知或意外干擾源導(dǎo)致的，例如信號(hào)返回路徑中斷、孤立的金屬孤島等。干擾源的數(shù)量可能有數(shù)十、數(shù)百甚至數(shù)千之多，所以不可能對(duì)其進(jìn)行人工查找。
PADS HyperLynx DRC 是一款電氣設(shè)計(jì)規(guī)則檢查器，可有效地評(píng)審 Layout 設(shè)計(jì)的電氣性能。利用 PADS HyperLynx DRC，可以自動(dòng)識(shí)別PCB電路板上的潛在EMI問(wèn)題，從而預(yù)防故障并降低成本。通過(guò)自動(dòng)執(zhí)行檢驗(yàn)流程，PADS HyperLynx DRC消除了人工檢驗(yàn)可能產(chǎn)生的錯(cuò)誤，將之前幾個(gè)小時(shí)甚至幾天的工作量縮減至幾分鐘。利用準(zhǔn)確、全面的檢查結(jié)果可以檢測(cè)問(wèn)題和更正設(shè)計(jì)。
PADS HYPERLYNX DRC 中包含的規(guī)則
→ SI規(guī)則:金屬孤島、網(wǎng)絡(luò)跨越平面分割和垂直參考平面變化。?
→ EMI規(guī)則：串?dāng)_耦合、差分阻抗、單端阻抗、長(zhǎng)殘留分支和大量過(guò)孔。?
這些規(guī)則都是參數(shù)化規(guī)則并且可以自定義，因此可以在不同設(shè)計(jì)之間修改違規(guī)條件，以滿足特定的要求。規(guī)則也可以應(yīng)用于設(shè)計(jì)的局部，比如關(guān)鍵或薄弱部分。例如，您可以針對(duì) DDR3 接口的所有時(shí)鐘信號(hào)使用垂直參考平面變化規(guī)則，以此確保閉合電流路徑。
執(zhí)行檢查
在 PADS HyperLynx DRC 中運(yùn)行 SI 和 EMI 檢查只需五個(gè)簡(jiǎn)單步驟：
1.加載 Layout 設(shè)計(jì)：在 PADS Layout 環(huán)境中，單擊 “Analysis”（分析）將您的設(shè)計(jì)加載到 PADS HyperLynx DRC。
2.準(zhǔn)備待檢查數(shù)據(jù)：將設(shè)計(jì)的關(guān)鍵或薄弱部分歸類到不同的組，以便設(shè)置并應(yīng)用必要的規(guī)則。
3.設(shè)置 DRC 規(guī)則及其參數(shù)：將您的規(guī)則應(yīng)用于整個(gè)設(shè)計(jì)或其某個(gè)部分。如果需要，您可以運(yùn)行包含多個(gè)實(shí)例的規(guī)則，并在具有不同要求的不同設(shè)計(jì)部分運(yùn)行各個(gè)實(shí)例。
4.運(yùn)行 DRC：運(yùn)行完整的 EMI 電路板檢查可能花費(fèi)數(shù)分鐘到一個(gè)小時(shí)，具體用時(shí)取決于檢查項(xiàng)目的數(shù)量和設(shè)計(jì)的復(fù)雜程度。
5.查看結(jié)果和違規(guī)情況：您可以在 PCB 瀏覽器中查看違規(guī)情況，適當(dāng)時(shí)按優(yōu)先級(jí)排序，并通過(guò)違規(guī)報(bào)告與他人共享違規(guī)情況。
PADS HYPERLYNX DRC 規(guī)則示例
網(wǎng)絡(luò)跨越平面分割
? ? 
網(wǎng)絡(luò)跨越平面分割規(guī)則可以針對(duì)整塊電路板應(yīng)用，也可以針對(duì)特定所需部分應(yīng)用。圖 15 所示例子是在某項(xiàng)設(shè)計(jì)的 DDR2 時(shí)鐘信號(hào)上檢測(cè)到的四項(xiàng)違規(guī)。
從表中選擇違規(guī)后，其位置將在 PCB 瀏覽器中高亮顯示（圖 16）。后續(xù)措施和信息將在 “Details”（詳細(xì)信息）瀏覽器中顯示（圖 17）。
經(jīng)過(guò)進(jìn)一步檢查后，可以更新違規(guī)的狀態(tài)，并可將選定的違規(guī)情況添加到“分享”列表中，該列表可導(dǎo)出為 HTML 報(bào)告文件。該報(bào)告包含違規(guī)圖片，便于團(tuán)隊(duì)成員進(jìn)行解釋。
審核編輯：劉清
工商網(wǎng)監(jiān)
評(píng)論