探討使用PROTEL設(shè)計軟件實現(xiàn)高速PCB設(shè)計的過程中,需要注意的一些布局與布線方面的相關(guān)原則問題.
2011-12-10 00:03:001146 等等。參與直播觀眾將獲得哪些知識點:? 1.多層板的設(shè)計原則? 2.疊層和阻抗的設(shè)計? 3.高速電路布局布線考量? 4.常用接口的PCB設(shè)計? 5.開關(guān)電源Buck的PCB lay板技巧? 6.BGA
2019-09-06 18:44:34
的能力也不是必須的,如果能,那最好)。具備這些知識以后,你不但具備設(shè)計一款好的PCB能力,也有和硬件、SI/PI工程師理論的資本,甚至可以從PCB設(shè)計上給出他們電路設(shè)計的建議。廢話不多說,從一些
2016-12-20 17:34:18
PCB設(shè)計中有哪些注意事項?
2021-04-25 08:54:19
請問大伙PCB設(shè)計中,常見的串口通訊線(TX、RX)是否屬于高速信號線?然后高速信號的標(biāo)準(zhǔn)到底是什么?在網(wǎng)上瀏覽了一些相關(guān)知識,感覺始終不太理解。
2023-01-26 20:39:13
PCB設(shè)計前需要準(zhǔn)備一些什么呢除了原理圖封裝 文檔規(guī)范 還有什么呢?
2015-03-06 11:12:44
。 3. 確實高速布線與EMI的要求有很多沖突。 但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和PCB疊層的技巧來解決或
2014-10-24 11:00:08
我們總結(jié)了,一些在用PCB設(shè)計時會出現(xiàn)的問題和設(shè)計技巧。希望對大家有幫助。(接上篇) 22、在電路板尺寸固定的情況下,如果設(shè)計中需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導(dǎo)致
2017-01-03 15:10:49
減少布線層,降低PCB成本?! ‘?dāng)然,這樣做的代價是冒一些技術(shù)風(fēng)險,甚至犧牲一半成功率?! τ诒嘲宓膶盈B設(shè)計,鑒于常見背板很難做到相鄰走線互相垂直,不可避免地出現(xiàn)平面長距離布線?! τ?b class="flag-6" style="color: red">高速背板
2023-04-12 15:12:13
本帖最后由 赤兔影者 于 2013-5-19 11:47 編輯
一些protel PCB設(shè)計資料所有的單個文件都在 打包.rar 里,只下載這個就可以了
2012-12-04 22:18:09
有關(guān)電腦的一些基礎(chǔ)知識
2012-05-30 16:28:32
的主板設(shè)計是另一個極端,成本和實效性高于一切,設(shè)計師們總是采用最快、最好、最高性能的CPU芯片、存儲器技術(shù)和圖形處理模塊來組成日益復(fù)雜的計算機。而家用計算機主板通常都是4層板,一些高速PCB設(shè)計技術(shù)很難
2018-11-27 10:15:02
/25.html?elecfans_trackid=bbspost高速PCB設(shè)計 (一)、電子系統(tǒng)設(shè)計所面臨的挑戰(zhàn) 隨著系統(tǒng)設(shè)計復(fù)雜性和集成度的大規(guī)模提高,電子系統(tǒng)設(shè)計師們正在從事100MHZ以上的電路設(shè)計
2015-05-05 09:30:27
阻抗匹配阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設(shè)計中,阻抗的匹配與否關(guān)系到信號的質(zhì)量優(yōu)劣。
2019-05-31 08:12:33
=D2+0.416.在信號換層的過孔附近放置一些接地過孔,以便為信號提供短距離回路??偟膩碚f,在PCB設(shè)計時不僅要靈活多變,還要均衡考慮過孔減小帶來的成本增加以及PCB 廠家后期加工和工藝技術(shù)的限制。
2016-12-20 15:51:03
高速PCB設(shè)計之一 何為高速PCB設(shè)計電子產(chǎn)品的高速化、高密化,給PCB設(shè)計工程師帶來新的挑戰(zhàn)。PCB設(shè)計不再是產(chǎn)品硬件開發(fā)的附屬,而成為產(chǎn)品硬件開發(fā)中“前端IC,后端PCB,SE集成”3個環(huán)節(jié)中
2014-10-21 09:41:25
,PCB設(shè)計對于貼片生產(chǎn)需要注意的問題。3. Allegro軟件操作使用問題,及高速方面的一些基礎(chǔ)知識想了解更多,請前往學(xué)習(xí)臥龍會皮希彼老師的課程http://t.elecfans.com/5132.html`
2017-12-27 09:34:12
`請問高速PCB設(shè)計前期的準(zhǔn)備工作有哪些?`
2020-04-08 16:32:20
高速PCB設(shè)計常見問題問: 高速系統(tǒng)的定義?/ 答: 高速數(shù)字信號由信號的邊沿速度決定,一般認為上升時間小于4 倍信號傳輸延遲時可視為高速信號。而平常講的高頻信號是針對信號頻率而言的。設(shè)計開發(fā)高速
2019-01-11 10:55:05
與PCB設(shè)計相關(guān)的設(shè)計物理規(guī)則和電氣規(guī)則。Allegro的常見網(wǎng)表導(dǎo)入方式有兩種,一種是原理圖直接更新到PCB工程項目,另一種是原理圖產(chǎn)生第三方的網(wǎng)表格式,再導(dǎo)入到PCB工程中。對于一些遵守某些工業(yè)規(guī)范
2019-10-14 20:48:18
有時需要添加一些說明性的文字如:保險管的電壓/電流值;一些連接器的說明等等。執(zhí)行命令:Add->Text->輸入要添加的文字,option選項如下圖: 添加后如下圖:3. 有極性之器件
2017-12-05 10:25:09
本帖最后由 eehome 于 2013-1-5 09:53 編輯
高速PCB設(shè)計已成為數(shù)字系統(tǒng)設(shè)計中的主流技術(shù),PCB的設(shè)計質(zhì)量直接關(guān)系到系統(tǒng)性能的好壞乃至系統(tǒng)功能的實現(xiàn)。針對高速PCB
2012-03-31 14:29:39
`請問高速PCB設(shè)計規(guī)則有哪些?`
2020-02-25 16:07:38
規(guī)則一:高速信號走線屏蔽規(guī)則 在高速的PCB設(shè)計中,時鐘等關(guān)鍵的高速信號線,走線需要進行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會造成EMI的泄漏。建議屏蔽線,每1000mil,打孔接地
2016-01-19 22:50:31
在高速pcb設(shè)計中,經(jīng)常聽到要求阻抗匹配。而設(shè)計中導(dǎo)致阻抗不匹配的原因有哪些呢?一般又對應(yīng)著怎么的解決方案?歡迎大家來討論
2014-10-24 13:50:36
高速PCB設(shè)計指南之(一~八 )目錄2001/11/21CHENZHI/LEGENDSILICON一、1、PCB布線2、PCB布局3、高速PCB設(shè)計二、1、高密度(HD)電路設(shè)計2、抗干擾技術(shù)3
2012-07-13 16:18:40
HDMI 規(guī)范文件里面規(guī)定其差分線阻抗要求控制在 100Ω ±15%,其中 Rev.1.3a 里面規(guī)定相對放寬了一些,容忍阻抗失控在100Ω ±25%范圍內(nèi),不要超過 250ps。 通常,在
2019-05-17 10:40:14
cadence pcb設(shè)計各層阻抗都是怎么定的呢?為什么每層顯示的阻抗都不一樣?
2016-01-25 22:55:40
高速PCB設(shè)計相關(guān)知識,精通Cadence Allegro軟件的使用,并熟悉多種行業(yè)軟件。曾在北京、上海、廣州主講數(shù)十場關(guān)于Cadence Allegro軟件使用,高速PCB設(shè)計技術(shù)的公益培訓(xùn)和講座。
2017-08-11 17:11:31
點,個人感覺可以對高速PCB設(shè)計做一些講述,還有高速PCB的設(shè)計技巧之類的組一些總結(jié),同時可以錄制一些視頻教程還有教材中的素材做文件打包處理,出版社一般都會有對應(yīng)書籍下載鏈接可以更新的。這樣對于新手學(xué)起來會更加的方便。
2023-04-16 14:06:29
一線工程師整理的PCB設(shè)計技巧,包含高速,混合信號和低電平應(yīng)用,例舉眾多實例說明。工程師們絕對福利~PCB設(shè)計是一門藝術(shù),好的PCB設(shè)計需要花費數(shù)十年的時間才能不斷磨礪而成。設(shè)計一個可靠的高速,混合
2017-07-26 17:37:44
的一些經(jīng)驗,對于一些電子工程師來說,可以起到一個借鑒和參考的作用,也希望下面的一些經(jīng)驗或者技巧能夠幫助電子工程師在產(chǎn)品的設(shè)計中應(yīng)對PCB設(shè)計面臨的各種挑戰(zhàn)。 1、高速PCB設(shè)計的挑戰(zhàn)及對策 提及高速PCB
2012-04-27 16:01:01
設(shè)計是另一個極端,成本和實效性高于一切,設(shè)計師們總是采用最快、最好、最高性能的CPU芯片、存儲器技術(shù)和圖形處理模塊來組成日益復(fù)雜的計算機。而家用計算機主板通常都是4層板,一些高速PCB設(shè)計技術(shù)很難應(yīng)用到
2016-10-16 12:57:06
不斷提高.要經(jīng)??聪戮W(wǎng)上別人設(shè)計的成熟作品,參考設(shè)計中的一些優(yōu)秀做法.PCB設(shè)計不僅是技術(shù)更是一門藝術(shù).希望各位初學(xué)PCB的朋友能快速提高自己的技能. 向大家推薦PCB 基礎(chǔ)知識,我看了下,對初學(xué)者起步很有幫助.
2020-12-23 10:00:21
在高速PCB設(shè)計中,過孔有哪些注意事項?
2021-04-25 09:55:24
如果高速PCB設(shè)計能夠像連接原理圖節(jié)點那樣簡單,以及像在計算機顯示器上所看到的那樣優(yōu)美的話,那將是一件多么美好的事情。然而,除非設(shè)計師初入PCB設(shè)計,或者是極度的幸運,實際的PCB設(shè)計通常不像
2018-11-27 10:07:39
高速PCB設(shè)計的基本內(nèi)容是什么高速PCB的設(shè)計方法是什么
2021-04-27 06:33:07
本文主要從高頻PCB的手動布局、布線兩個方面,基于Protel99SE對在高頻PCB設(shè)計中的一些問題進行研究。
2021-04-22 06:21:32
在高速PCB設(shè)計過程中,由于存在傳輸線效應(yīng),會導(dǎo)致一些一些信號完整性的問題,如何應(yīng)對呢?
2021-03-02 06:08:38
在高速PCB設(shè)計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設(shè)計時怎樣來考慮這個問題?另外關(guān)于IBIS模型,不知在那里能提供比較準(zhǔn)確的IBIS
2012-03-03 12:41:55
解決高速PCB設(shè)計信號問題的全新方法
2021-04-25 07:56:35
各位pcb設(shè)計師你們好請問PCB布線有關(guān)的如何計算阻抗 收到者求回復(fù)感謝!
2019-09-25 03:18:38
作為一名合格的、優(yōu)秀的PCB設(shè)計工程師,我們不僅要掌握高速PCB設(shè)計技能,還需要對其他相關(guān)知識有所了解,比如高速PCB材料的選擇。這是因為,PCB材料的選擇錯誤也會對高速數(shù)字電路的信號傳輸性能造成不良影響。
2021-03-09 06:14:27
頗為頭疼。下面是PCB布線的一些常用規(guī)則,無論你是小白還是已入行的工程師,都應(yīng)該掌握。 PCB布線常用規(guī)則 1、走線的方向控制規(guī)則 輸入和輸出端的導(dǎo)線應(yīng)盡量避免相鄰平行。在 PCB 布線時,相鄰
2023-04-18 15:04:04
自己整理了一些關(guān)于PCB布線的資料分享給大家。關(guān)于PCB線寬與電流的關(guān)系有很詳細的講解pcb設(shè)計的相關(guān)經(jīng)驗和技巧總結(jié)老工程師的經(jīng)驗分享
2020-07-17 08:00:00
的標(biāo)準(zhǔn),以此來降低高速PCB設(shè)計的難度,其中關(guān)于阻抗的問題,人們規(guī)定單端線統(tǒng)一控制成50歐姆(當(dāng)然也有75歐姆等其他的情況),差分線控制成100歐姆。接下來就來討論幾種情況下的阻抗計算公式。
2019-05-30 06:59:24
能介紹一些國外關(guān)于高速PCB設(shè)計的技術(shù)書籍和資料嗎?
2009-09-06 08:40:45
PCB設(shè)計中有沒有一些黃金法則,適用于各種PCB設(shè)計項目,無論是對初級工程師還是更為成熟的電路板制造商,都具有極大的指導(dǎo)性作用的那種,還請給一些參考~
2019-08-26 11:59:33
阻抗匹配阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設(shè)計中,阻抗的匹配與否關(guān)系到信號
2014-12-01 10:38:55
什么是高速pcb設(shè)計高速線總體規(guī)則是什么?
2019-06-13 02:32:06
挑戰(zhàn)。
在高速PCB設(shè)計中,阻抗匹配顯得尤為重要,為減少在高速信號傳輸過程中的反射現(xiàn)象,必須在信號源、接收端以及傳輸線上保持阻抗的匹配。
一般而言,單端信號線的阻抗取決于它的線寬以及與參考平面之間
2023-05-26 11:30:36
高速PCB設(shè)計指南之(一~八 )目錄 2001/11/21 一、1、PCB布線2、PCB布局3、高速PCB設(shè)計
二、1、高密度(HD)電路設(shè)計2、抗干擾技術(shù)
2008-08-04 14:14:420 pcb設(shè)計教程內(nèi)容有:高速PCB設(shè)計指南之一 高速PCB設(shè)計指南之二 PCB Layout指南(上) PCB Layout指南(下) PCB設(shè)計的一般原則 PCB設(shè)計基礎(chǔ)知識 PCB設(shè)計基本概念 pcb設(shè)計注意
2009-01-18 13:08:070 高速PCB設(shè)計的疊層問題
2009-05-16 20:06:450 PCB設(shè)計與技巧知識
2009-11-19 17:28:4879 PCB設(shè)計基礎(chǔ)教程
此教程包括:
高速PCB設(shè)計指南之一 高速PCB設(shè)計指南之二 PCB Layout指南(上) PCB Layout指南(下) PCB設(shè)計的一般原則 PCB設(shè)計基礎(chǔ)知識 PCB設(shè)計
2010-03-15 14:22:260 高速PCB設(shè)計入門知識問答集
要做高速的PCB設(shè)計,首先必須明白下面的一些基本概念,這是基礎(chǔ)。1、什
2008-07-17 14:00:03907 PCB設(shè)計基礎(chǔ)知識 印刷電路板(Printed circuit board,PCB)幾乎會出現(xiàn)在每一種電子設(shè)備當(dāng)中。如果在某樣設(shè)備中有電子零件,那么它們也都是鑲在大小
2009-01-18 13:13:00547 簡要闡述了高速PCB設(shè)計的主要內(nèi)容, 并結(jié)合Cadence軟件介紹其解決方案比較了傳統(tǒng)高速設(shè)計方法與以Cadence為代表的現(xiàn)代高速PCB設(shè)計方法的主要差異指出在進行高速設(shè)計過程中必須借助于
2011-11-21 16:53:580 理論研究和實踐都表明,對高速電子系統(tǒng)而言,成功的PCB設(shè)計是解決系統(tǒng)EMC問題的重要措施之一.為了滿足EMC標(biāo)準(zhǔn)的要求,高速PCB設(shè)計正面臨新的挑戰(zhàn),在高速PCB設(shè)計中,設(shè)計者需要糾正或放棄
2011-11-23 10:25:410 高速PCB設(shè)計指南.........................
2016-05-09 15:22:310 高速PCB設(shè)計指南............................
2016-05-09 15:22:310 高速PCB設(shè)計指南,好資料,又需要的下來看看
2017-01-12 12:18:200 高速PCB設(shè)計電容的應(yīng)用
2017-01-28 21:32:490 阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速 PCB 設(shè)計中,阻抗的匹配與否關(guān)系到信號的質(zhì)量優(yōu)劣。PCB 走線什么時候需要做阻抗匹配?
2017-08-28 16:33:2326 阻抗匹配是指負載阻抗與激勵源內(nèi)部阻抗互相適配,得到最大功率輸出的一種工作狀態(tài)。對于不同特性的電路,匹配條件是不一樣的。在純電阻電路中,當(dāng)負載電阻等于激勵源內(nèi)阻時,則輸出功率為最大,這種工作狀態(tài)稱為
2017-12-07 05:40:011733 在高速PCB設(shè)計流程里,疊層設(shè)計和阻抗計算是登頂?shù)牡谝惶?。下面我們總結(jié)了一些設(shè)計疊層算阻抗是的注意事項,幫助大家提高計算效率。
2018-01-22 14:00:075566 在高速PCB設(shè)計流程里,疊層設(shè)計和阻抗計算是登頂?shù)牡谝惶荨?b class="flag-6" style="color: red">阻抗計算方法很成熟,不同軟件的計算差別不大,相對而言比較繁瑣,阻抗計算和工藝制程之間的一些"權(quán)衡的藝術(shù)",主要是為了達到我們阻抗管控目的的同時,也能保證工藝加工的方便,以及盡量降低加工成本。
2018-12-01 10:56:493294 PCB設(shè)計工程師:設(shè)計人員必須具備廣泛的PCB周邊知識,諸如電子線路的基本知識,PCB的生產(chǎn)、貼片加工的基本常識,DFX(DFM/DFC /DFT)設(shè)計,同時還需要掌握高速PCB的層疊設(shè)計、阻抗設(shè)計、信號完整性知識、EMC知識等,綜合考慮現(xiàn)代PCB設(shè)計的各項要求,完成PCB的布局、 布線工作。
2019-07-29 15:15:38892 在高速PCB設(shè)計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設(shè)計時怎樣來考慮這個問題?
2019-06-21 17:03:476432 阻抗控制PCB 在高頻應(yīng)用中,信號不會因為它們在PCB中的路徑而降級。 在PCB設(shè)計中通過疊層計算阻抗控制時需要注意的四個問題 在高速PCB設(shè)計過程中,堆棧設(shè)計和阻抗計算是邁向頂端的第一步。阻抗
2019-07-29 14:02:172435 與SI有關(guān)的因素:反射,串?dāng)_,輻射。反射是由于傳輸路徑上的阻抗不匹配導(dǎo)致;串?dāng)_是由于線間距導(dǎo)致;輻射則與高速器件本身以及PCB設(shè)計有關(guān)。
2019-10-03 14:10:006149 本文主要分析一下在高速PCB設(shè)計中,高速信號與高速PCB設(shè)計存在一些理解誤區(qū)。 誤區(qū)一:GHz速率以上的信號才算高速信號? 提到高速信號,就需要先明確什么是高速,MHz速率級別的信號算高速、還是
2019-11-05 11:27:1710310 ? ? ? 阻抗匹配 阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特征阻抗相等,此時的傳輸不會產(chǎn)生反射,這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設(shè)計中,阻抗的匹配
2019-12-13 13:47:222619 PCB設(shè)計為何一般控制50歐姆阻抗?
2020-01-15 16:17:419751 高速PCB設(shè)計是指信號的完整性開始受到PCB物理特性(例如布局,封裝,互連以及層堆疊等)影響的任何設(shè)計。而且,當(dāng)您開始設(shè)計電路板并遇到諸如延遲,串?dāng)_,反射或發(fā)射之類的麻煩時,您將進入高速PCB設(shè)計領(lǐng)域。
2020-06-19 09:17:091537 在高速PCB設(shè)計的學(xué)習(xí)中,有很多的知識點需要大家去了解和掌握,比如常見的信號完整性、反射、串?dāng)_、電源噪聲、濾波等。本文就和大家分享10個和高速PCB設(shè)計相關(guān)的重要知識,希望對大家的學(xué)習(xí)有所幫助。
2020-10-23 14:20:582739 在高速PCB設(shè)計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設(shè)計時怎樣來考慮這個問題?
2020-11-12 17:09:064684 在進行PCB設(shè)計時,我們經(jīng)常會遇到各種各樣的問題,如阻抗匹配、EMI規(guī)則等。本文為大家整理了一些和高速PCB相關(guān)的疑難問答,希望對大家有所幫助。
2022-08-11 08:55:422133 一站式PCBA智造廠家今天為大家講講EMC問題在pcb設(shè)計中有哪些因素?PCB設(shè)計中EMC問題出現(xiàn)的因素。PCB設(shè)計中的EMC問題非常重要,對PCB電路板的質(zhì)量和性能穩(wěn)定性起著決定性的作用。接下來
2023-09-06 09:30:05610 PCB高速信號在當(dāng)今的一個pcb設(shè)計中顯然已成為主流,一名優(yōu)秀的PCB工程師,除了在實戰(zhàn)項目慢慢積累設(shè)計PCB高速信號的經(jīng)驗外,還需通過不斷學(xué)習(xí)來提升自己的知識儲存和專業(yè)技能。本文捷多邦小編就給大家科普一下PCB高速信號的一些相關(guān)布線知識。
2023-09-15 10:19:18720 一站式PCBA智造廠家今天為大家講講PCB設(shè)計阻抗不連續(xù)怎么辦?PCB設(shè)計阻抗不連續(xù)問題的解決方法。大家都知道PCB設(shè)計阻抗要連續(xù)。但是PCB設(shè)計也總有阻抗不能連續(xù)的時候。怎么辦?下面深圳PCBA
2023-09-22 09:32:05634 PCB設(shè)計總有幾個阻抗沒法連續(xù)的地方,怎么辦? 在PCB設(shè)計中,阻抗匹配是非常重要的,尤其是在高速數(shù)字信號傳輸領(lǐng)域。在實際的PCB設(shè)計過程中,會存在一些地方無法做到完全連續(xù)的阻抗匹配,例如需要引出
2023-10-20 14:33:03307 什么是阻抗匹配?高速PCB設(shè)計為什么要控制阻抗匹配? 阻抗匹配是指在電路傳輸信號時,控制電路中信號源、傳輸線和負載之間的阻抗相等的過程,從而確保信號的完整性和可靠性。在高速PCB設(shè)計中,阻抗
2023-10-30 10:03:25919 高速PCB設(shè)計指南之七
2022-12-30 09:22:134 高速PCB設(shè)計指南之六
2022-12-30 09:22:153 高速PCB設(shè)計指南二
2022-12-30 09:22:165 高速PCB設(shè)計電容的應(yīng)用
2022-12-30 09:22:1629 高速PCB設(shè)計的疊層問題
2022-12-30 09:22:1737 高速電路無疑是PCB設(shè)計中要求非常嚴苛的一部分,因為高速信號很容易被干擾,導(dǎo)致信號質(zhì)量下降,所以在PCB設(shè)計的過程中就需要避免或降低這種情況的發(fā)生。 在具體的高速電路布局布線中,這些知識技能需要掌握
2023-11-06 14:55:20255 一站式PCBA智造廠家今天為大家講講如何解決pcb設(shè)計阻抗不連續(xù)的問題?解決PCB設(shè)計中的阻抗不連續(xù)的方法。當(dāng)涉及到PCB(Printed Circuit Board)設(shè)計時,阻抗一直是一個非常重要
2024-03-21 09:32:5986
評論
查看更多