PCB設(shè)計(jì)中疊層設(shè)計(jì)和阻抗計(jì)算需要注意的4點(diǎn)

在高速PCB設(shè)計(jì)流程里，疊層設(shè)計(jì)和阻抗計(jì)算是登頂?shù)牡谝惶?。阻抗?jì)算方法很成熟，不同軟件的計(jì)算差別不大，相對(duì)而言比較繁瑣，阻抗計(jì)算和工藝制程之間的一些"權(quán)衡的藝術(shù)"，主要是為了達(dá)到我們阻抗管控目的的同時(shí)，也能保證工藝加工的方便，以及盡量降低加工成本。

下面百能網(wǎng)小編總結(jié)了一些設(shè)計(jì)疊層算阻抗是的注意事項(xiàng)，幫助大家提高計(jì)算效率。

1，線寬寧愿寬，不要細(xì)。

因?yàn)橹瞥汤锎嬖诩?xì)的極限，寬是沒有極限的，所以如果后期為了調(diào)阻抗把線寬調(diào)細(xì)而碰到極限時(shí)那就麻煩了，要么增加成本，要么放松阻抗管控。所以在計(jì)算時(shí)相對(duì)寬就意味著目標(biāo)阻抗稍微偏低，比如單線阻抗50ohm，我們算到49ohm就可以了，盡量不要算到51ohm。

2，整體呈現(xiàn)一個(gè)趨勢(shì)。

我們的設(shè)計(jì)中可能有多個(gè)阻抗管控目標(biāo)，那么就整體偏大或偏小，不要出現(xiàn)類似100ohm的偏大，90ohm的偏小這種不同步偏大偏小的情況。

3，考慮殘銅率和流膠量。

當(dāng)半固化片一邊或兩邊是蝕刻線路時(shí)，壓合過程中膠會(huì)去填補(bǔ)蝕刻的空隙處，這樣兩層間的膠厚度時(shí)間會(huì)減小，殘銅率越小，填的越多，剩下的越少。所以如果需要的兩層間半固化片厚度是5mil，要根據(jù)殘銅率選擇稍厚的半固化片。

4，指定玻布和含膠量。

不同的玻布，不同的含膠量的半固化片或芯板的介電系數(shù)是不同的，即使是差不多高度的也可能是3.5和4的差別，這個(gè)差別可以引起單線阻抗3ohm左右的變化。另外玻纖效應(yīng)和玻布開窗大小密切相關(guān)，如果是10Gbps或更高速的設(shè)計(jì)，而疊層又沒有指定材料，板廠用了單張1080的材料，那就可能出現(xiàn)信號(hào)完整性問題。

當(dāng)然殘銅率流膠量計(jì)算不準(zhǔn)，新材料的介電系數(shù)有時(shí)和標(biāo)稱不一致，有的玻布板廠沒有備料等等都會(huì)造成設(shè)計(jì)的疊層實(shí)現(xiàn)不了或交期延后。那么最好的辦法就是在設(shè)計(jì)之初讓板廠按我們的要求，加上他們的經(jīng)驗(yàn)設(shè)計(jì)疊層，這樣最多幾個(gè)來回就能得到理想又可實(shí)現(xiàn)的疊層了。