異步計(jì)數(shù)器電路是指其構(gòu)成的基本功能單元觸發(fā)器的時(shí)鐘輸入信號(hào)不是與觸發(fā)器在一起的,有的是外輸入的脈沖信號(hào),有的是其他觸發(fā)器的輸出。本文給出了N進(jìn)制 異步計(jì)數(shù)器 設(shè)計(jì)方案
2011-10-24 15:39:383431 構(gòu)建一個(gè)4位二進(jìn)制計(jì)數(shù)器,計(jì)數(shù)范圍從0到15(包括0和15),計(jì)數(shù)周期為16。同步復(fù)位輸入時(shí),將計(jì)數(shù)器重置為0。
2022-12-02 09:20:283111 74LS90是一種常用的二進(jìn)制計(jì)數(shù)器芯片,它可以實(shí)現(xiàn)二進(jìn)制數(shù)的加法或減法計(jì)數(shù)。本文將介紹如何使用74LS90設(shè)計(jì)一個(gè)六進(jìn)制加法計(jì)數(shù)器。 74LS90是一種雙時(shí)鐘輸入的二進(jìn)制計(jì)數(shù)器芯片,具有
2023-12-14 17:30:112281 如何用multisim軟件仿真雙時(shí)鐘加/減計(jì)數(shù)器CT74LS192和譯碼器CC4511和譯碼器SM4205構(gòu)成的30進(jìn)制加法計(jì)數(shù)器和30進(jìn)制減法計(jì)數(shù)器,求仿真接線圖。PCB打樣找華強(qiáng) http://www.hqpcb.com/3 樣板2天出貨
2012-10-07 21:13:28
本帖最后由 960753371 于 2013-5-30 18:30 編輯
用4625實(shí)現(xiàn)4/7進(jìn)制計(jì)數(shù)器 實(shí)在做不出來 求大神教育4526 PE為置數(shù)控制端CF為反饋輸入端CP為時(shí)鐘輸入端求
2013-05-30 10:26:58
74161設(shè)計(jì)12進(jìn)制計(jì)數(shù)器,1.74161為十六進(jìn)制計(jì)數(shù)器,設(shè)計(jì)十二進(jìn)制計(jì)數(shù)器時(shí)1片就可以滿足要求。2.新建BDF文件及保存工程同前篇。3.將所需要的元器件和引腳拖入?yún)^(qū)域內(nèi)并完成連接,如圖1所示圖1十二進(jìn)制計(jì)數(shù)器連接圖4.建立VWF文件,仿真后得到結(jié)果如圖2
2021-07-22 06:33:31
N進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn) 一、用集成計(jì)數(shù)器可以實(shí)現(xiàn)任意進(jìn)制的計(jì)數(shù)器二、集成計(jì)數(shù)器控制功能的歸類三、集成計(jì)數(shù)器的級(jí)聯(lián)擴(kuò)展四、復(fù)位法組成任意進(jìn)制加法計(jì)數(shù)器五、置位法組成任意進(jìn)制加法計(jì)數(shù)器六
2008-07-05 13:41:26
內(nèi)含有共陰、共陽(yáng)十進(jìn)制計(jì)數(shù)器的原理圖和芯片文檔
2013-12-03 16:03:53
本帖最后由 gk320830 于 2015-3-7 14:18 編輯
各位電子大神們,求幫忙,學(xué)校這學(xué)期布置了一個(gè)課題要用各種MSI chips 設(shè)計(jì)斐波那契計(jì)數(shù)器。然后用7-segment
2013-10-05 22:48:42
請(qǐng)問給位大神,只用觸發(fā)器和簡(jiǎn)單的邏輯門怎樣設(shè)計(jì)一個(gè)同步清零的二十進(jìn)制的計(jì)數(shù)器
2013-10-16 22:00:52
五十一進(jìn)制計(jì)數(shù)器的仿真與設(shè)計(jì),求幫助,必有答謝,跪求大神出手解難
2019-02-26 23:49:38
我的實(shí)訓(xùn)作業(yè),求各位幫忙設(shè)計(jì)一個(gè)十二進(jìn)制計(jì)數(shù)器,要電路仿真圖設(shè)計(jì)任務(wù)與要求1.每隔1s,計(jì)數(shù)器增1。2.用數(shù)碼管顯示計(jì)數(shù)值。3. 當(dāng)定時(shí)器遞增到12時(shí),定時(shí)器會(huì)自動(dòng)返回到01顯示,然后繼續(xù)計(jì)時(shí)。我
2013-12-10 11:15:27
1、實(shí)現(xiàn)一個(gè)24進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)本實(shí)驗(yàn)設(shè)計(jì)實(shí)現(xiàn)一個(gè)24進(jìn)制的加法計(jì)數(shù)器,它由晶體振蕩器、分頻器、計(jì)數(shù)器和數(shù)碼管顯示器組成,圖6.1是該加法計(jì)數(shù)器的示意圖。晶體振蕩器產(chǎn)生穩(wěn)定的50MHz的脈沖信號(hào)
2022-07-05 15:14:27
請(qǐng)采用兩種方法利用74LS160設(shè)計(jì)24進(jìn)制計(jì)數(shù)器,并畫出電路圖
2021-11-24 16:29:43
題: 設(shè)計(jì)一個(gè)可控進(jìn)制的計(jì)數(shù)器, 當(dāng)輸入控制變量M=0時(shí)工作在5進(jìn)制; M=1時(shí)工作在15進(jìn)制.分析: 根據(jù)之前博客中的分析, 我們可以通過兩種方法來進(jìn)行設(shè)計(jì).設(shè)計(jì)方案1: 我們可以通過
2021-07-26 08:33:04
模M的十進(jìn)制加/減可逆計(jì)數(shù)器設(shè)計(jì)、仿真與實(shí)驗(yàn)學(xué)習(xí)目標(biāo):熟悉常用MSI集成計(jì)數(shù)器的功能和應(yīng)用,掌握利用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的一般設(shè)計(jì)方法;學(xué)會(huì)利用EDA軟件(Proteus)對(duì)模M的可逆計(jì)數(shù)器
2009-09-16 15:06:52
求十二進(jìn)制 減法計(jì)數(shù)器
2013-04-28 14:34:12
編寫48進(jìn)制計(jì)數(shù)器VHDL程序
2012-06-23 15:32:47
如何用最少的元件設(shè)計(jì)一個(gè)N進(jìn)制計(jì)數(shù)器
2013-10-13 21:44:57
TTL 二進(jìn)制同步可逆計(jì)數(shù)器
2009-08-03 09:05:5326 十進(jìn)制計(jì)數(shù)器
二進(jìn)制計(jì)數(shù)器具有電路結(jié)構(gòu)簡(jiǎn)單、運(yùn)算方便等特點(diǎn),但是日常生活中我們所接觸的大部分都是十進(jìn)制數(shù),特別是當(dāng)二進(jìn)制數(shù)的位數(shù)較多時(shí),閱讀非常困難,還
2007-06-20 13:46:054188 計(jì)數(shù)器的級(jí)連使用
一個(gè)十進(jìn)制計(jì)數(shù)器只能顯示0~9十個(gè)數(shù),為了擴(kuò)大計(jì)數(shù)器范圍,常用多個(gè)十進(jìn)制計(jì)數(shù)器級(jí)連使用。
2007-11-22 12:53:253379 三進(jìn)制計(jì)數(shù)器制成流水燈是應(yīng)用三進(jìn)制計(jì)數(shù)器制成的循環(huán)彩燈,其流水效果很好,每組可控制600W的燈光,IC1接成無穩(wěn)態(tài)多諧振蕩器。
2007-12-26 19:27:572382 十進(jìn)制計(jì)數(shù)器工作原理
同二進(jìn)制計(jì)數(shù)器相比,十進(jìn)制計(jì)數(shù)器較為復(fù)雜。分析步驟一般是:
2008-01-21 13:15:2228596 60進(jìn)制計(jì)數(shù)器,由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級(jí)聯(lián)構(gòu)成,且都包含有基本的
2008-06-30 00:00:4115785
45進(jìn)制計(jì)數(shù)器,芯片有:
2008-06-30 00:14:214479
用16進(jìn)制計(jì)數(shù)器先級(jí)聯(lián)后預(yù)置數(shù)構(gòu)成的63
2008-07-05 13:54:552831
先級(jí)聯(lián)后預(yù)置數(shù)構(gòu)成的63進(jìn)制計(jì)數(shù)器:我們同樣也可以先用級(jí)聯(lián)法組成10i計(jì)數(shù)器、或16i計(jì)數(shù)器,再用預(yù)置
2008-07-05 13:58:001507 我們可以采用具有保持功能的同步集成計(jì)數(shù)器(如74LS160)組成同步計(jì)數(shù)器,電路如圖3-4所示。在160計(jì)數(shù)器中當(dāng)S1=S2
2008-07-05 14:17:494408 100進(jìn)制計(jì)數(shù)器
異步級(jí)聯(lián)法組成的100進(jìn)制計(jì)數(shù)器
定義集成計(jì)數(shù)器的高低位,1#芯片為低位(相當(dāng)
2008-07-05 14:25:175787 MSI計(jì)數(shù)器的應(yīng)用
一、 實(shí)驗(yàn)?zāi)康?
1. 熟悉中規(guī)模集成電路計(jì)數(shù)器的功能及應(yīng)用。 2. 進(jìn)
2009-03-30 15:43:356481
電源二進(jìn)制計(jì)數(shù)器電路圖
2009-06-26 13:16:131071 100進(jìn)制計(jì)數(shù)器一、 實(shí)驗(yàn)?zāi)康模?、 熟悉MAX+PLUS環(huán)境的基本操作。2、 掌握VHDL和原理圖的設(shè)計(jì)輸入方式。3、 設(shè)計(jì)100進(jìn)制計(jì)數(shù)器。二、&
2009-06-28 00:07:217717
步進(jìn)開關(guān)作為十進(jìn)制計(jì)數(shù)器電路圖
2009-06-30 13:08:13944 74LS290組成七進(jìn)制計(jì)數(shù)器?
解 首先,將74LS290的CP1端與Q0端相接,使
2009-09-16 15:46:359435 百進(jìn)制計(jì)數(shù)器電路
將兩塊74LS290進(jìn)行級(jí)聯(lián),組成的百進(jìn)制計(jì)數(shù)器如圖12.8所示。
2009-09-16 15:47:505794 24進(jìn)制計(jì)數(shù)器電路
在百進(jìn)制基礎(chǔ)上,采用反饋歸零法即可組成二十四進(jìn)制計(jì)數(shù)器。計(jì)數(shù)范圍為0~23,24為過渡狀態(tài),當(dāng)高位計(jì)數(shù)至2、低位計(jì)數(shù)至4
2009-09-16 15:50:2920779 64進(jìn)制計(jì)數(shù)器
64進(jìn)制計(jì)數(shù)器由兩個(gè)
2009-09-16 15:54:014297 12位二進(jìn)制計(jì)數(shù)器
2009-09-16 15:56:086097 8421碼同步十進(jìn)制遞增計(jì)數(shù)器
2009-09-24 11:09:346125 T1192型同步十進(jìn)制可逆計(jì)數(shù)器
2009-09-24 11:10:591352 異步十進(jìn)制遞增計(jì)數(shù)器
2009-09-24 11:12:051195 異步二進(jìn)制計(jì)數(shù)器
1. 電路構(gòu)成與工作原理
 
2009-09-30 18:33:2513905 同步二進(jìn)制計(jì)數(shù)器
1. 同步與異步二進(jìn)制加法計(jì)數(shù)器比較態(tài)序表和工作波形一樣電路結(jié)構(gòu)不同: 異步二進(jìn)制加法
2009-09-30 18:37:2911186 什么是二進(jìn)制計(jì)數(shù)器,二進(jìn)制計(jì)數(shù)器原理是什么?
計(jì)數(shù)器是數(shù)字系統(tǒng)中用得較多的基本邏輯器件。它不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù),還可以實(shí)現(xiàn)
2010-03-08 13:16:3430352 十進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器原理是什么?
二進(jìn)制計(jì)數(shù)器具有電路結(jié)構(gòu)簡(jiǎn)單、運(yùn)算方便等特點(diǎn),但是日常生活中我們所接觸的大部分都是十進(jìn)制數(shù),特
2010-03-08 13:19:5424108 C186是任意進(jìn)制串行計(jì)數(shù)器,所謂任意進(jìn)制,即在進(jìn)行計(jì)數(shù)或分頻時(shí),不需外加門電路,依靠本身管腳引出線的
2010-10-19 16:09:241438 使用一片ICM7217A配4只共陰極LED數(shù)碼管,可構(gòu)成4位十進(jìn)制可逆計(jì)數(shù)器,其
2010-12-10 13:55:247311 當(dāng)把圖Z1504中的CP端改接到 端,就構(gòu)成了如圖Z1506所示的3位異步二進(jìn)制減法計(jì)數(shù)器。令計(jì)數(shù)器初始狀態(tài)為000。
2011-04-19 11:33:4920093 基于探索MSI可編程同步二進(jìn)制加法計(jì)數(shù)器74LS161改變應(yīng)用方向進(jìn)行功能擴(kuò)展的目的,采用邏輯修改的方法給出了在二進(jìn)制計(jì)數(shù)的基礎(chǔ)上實(shí)現(xiàn)循環(huán)碼計(jì)數(shù)的設(shè)計(jì)方法,即以74LS161已有的狀態(tài)
2012-02-29 11:55:13119 計(jì)數(shù)器是一種重要的時(shí)序邏輯電路,廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計(jì)數(shù)器74LS161和74LS160為基礎(chǔ),用歸零法設(shè)計(jì)N進(jìn)制計(jì)數(shù)器的原理與步驟。用此方法設(shè)計(jì)了3種36進(jìn)制計(jì)數(shù)器,并
2012-03-20 10:21:3895 CC4060 由一震蕩器和14 極二進(jìn)制串行計(jì)數(shù)器位組成,震蕩器的結(jié)構(gòu)可以是RC 或晶振電路。CR 為高電平時(shí),計(jì)數(shù)器清零且振蕩器使用無效,所有的計(jì)數(shù)器位均為主從觸發(fā)器。
2012-03-29 15:01:57198 數(shù)字電子技術(shù)--中規(guī)模集成計(jì)數(shù)器及其應(yīng)用--同步、異步二五十進(jìn)制計(jì)數(shù)器-PPT
2016-03-22 14:33:060 關(guān)于FPGA的資料,包括很多有用的東西,在EDA實(shí)驗(yàn)4-10進(jìn)制計(jì)數(shù)器。
2016-05-05 15:43:180 集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)
2016-06-08 14:28:430 提出一種基于Proteus 軟件的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。以74LS163 集成計(jì)數(shù)器為基礎(chǔ),用置數(shù)法設(shè)計(jì)了兩種48 進(jìn)制計(jì)數(shù)器,采用Proteus 軟件對(duì)計(jì)數(shù)器進(jìn)行仿真。結(jié)果表明,Proteus 軟件具有實(shí)現(xiàn)48 進(jìn)制計(jì)數(shù)器的功能。仿真圖像清晰,能快速準(zhǔn)確地驗(yàn)證設(shè)計(jì)結(jié)果。
2016-07-29 18:53:030 CD4017 十進(jìn)制計(jì)數(shù)器的應(yīng)用實(shí)驗(yàn)
2022-05-11 16:58:250 1、了解時(shí)序電路的經(jīng)典設(shè)計(jì)方法(D觸發(fā)器、JK觸發(fā)器和一般邏輯門組成的時(shí)序邏輯電路)。
2、了解同步計(jì)數(shù)器,異步計(jì)數(shù)器的使用方法。
3、了解同步計(jì)數(shù)器通過清零阻塞法和預(yù)顯數(shù)法得到循環(huán)任意進(jìn)制
2022-07-10 14:37:3715 約翰遜MC14017B是五級(jí)十進(jìn)制計(jì)數(shù)器內(nèi)置代碼轉(zhuǎn)換器。 高速運(yùn)行和約翰遜spike-free輸出是通過使用十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。 十個(gè)解碼輸出通常是低,只在適當(dāng)?shù)氖?b class="flag-6" style="color: red">進(jìn)制時(shí)間走高。 輸出的正向變化的時(shí)鐘脈沖。 這部分可用于分頻應(yīng)用程序以及十進(jìn)制計(jì)數(shù)器或十進(jìn)制譯碼顯示應(yīng)用程序。
2017-04-06 09:03:4828 基于VHDL的EDA實(shí)驗(yàn)---3位二進(jìn)制計(jì)數(shù)器
2017-11-08 17:45:531 討論,但各文獻(xiàn)側(cè)重于多次置數(shù)控制方法的實(shí)現(xiàn)以及側(cè)重multsim仿真軟件的應(yīng)用。因此義中主要討論的是利用已有集成計(jì)數(shù)器設(shè)計(jì)任意計(jì)數(shù)器時(shí),其實(shí)現(xiàn)途徑的靈活性與多樣性問題。文中以2片74290實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器為例,詳細(xì)分析其實(shí)現(xiàn)
2017-11-09 16:36:1681 二進(jìn)制加計(jì)數(shù)器
2017-11-24 14:31:306 針對(duì)任意進(jìn)制(N進(jìn)制)計(jì)數(shù)器的設(shè)計(jì)目的,采用反饋復(fù)零法對(duì)基于同步十進(jìn)制計(jì)數(shù)器7415160進(jìn)行設(shè)計(jì),分別采用異步清零法實(shí)現(xiàn)了6進(jìn)制計(jì)數(shù)器和同步置數(shù)法實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器的設(shè)計(jì),通過應(yīng)用EWB軟件對(duì)所設(shè)
2017-12-21 17:08:3762805 60進(jìn)制計(jì)數(shù)器,由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級(jí)聯(lián)構(gòu)成,且都包含有基本的十進(jìn)制計(jì)數(shù)器,從設(shè)計(jì)簡(jiǎn)便考慮,芯片選擇同步十進(jìn)制計(jì)數(shù)器
2017-12-22 13:55:48153475 74ls161為二進(jìn)制同步計(jì)數(shù)器,具有同步預(yù)置數(shù)、異步清零以及保持等功能。兩片74ls161可設(shè)計(jì)一個(gè)24進(jìn)制計(jì)數(shù)器。
2018-01-16 15:30:46114960 本文為大家?guī)砣N5進(jìn)制計(jì)數(shù)器設(shè)計(jì)方案。
2018-01-17 15:51:4861229 本文為大家分享三種6進(jìn)制計(jì)數(shù)器設(shè)計(jì)方案。
2018-01-17 16:18:5665853 本文主要介紹了74LS161集成計(jì)數(shù)器電路(2、3、4、6、8、10、60進(jìn)制計(jì)數(shù)器)。74LS161是4位二進(jìn)制同步計(jì)數(shù)器,該計(jì)數(shù)器能同步并行預(yù)置數(shù)據(jù),具有清零置數(shù),計(jì)數(shù)和保持功能,具有進(jìn)位輸出
2018-01-18 10:56:39353115 本文主要介紹了74ls160十進(jìn)制計(jì)數(shù)器電路的設(shè)計(jì)與實(shí)現(xiàn)。74LS160是二~十進(jìn)制同步可預(yù)置計(jì)數(shù)器,1腳Cr為清零端,低電平有效.2腳CP為時(shí)鐘脈沖輸人端,上升沿觸發(fā).3~6V腳D1一D4為數(shù)據(jù)
2018-01-18 15:14:45199667 74ls290是一個(gè)二,五,十進(jìn)制計(jì)數(shù)器,本文為大家介紹由74ls290構(gòu)成的各種進(jìn)制計(jì)數(shù)器的電路。
2018-01-26 09:26:11112216 由題目及其要求分析可知,首先要使用74LS192或40192設(shè)計(jì)一個(gè)4進(jìn)制計(jì)數(shù)器和一個(gè)7進(jìn)制計(jì)數(shù)器,然后通過數(shù)碼管來顯示狀態(tài)。兩種進(jìn)制間的切換可以通過一個(gè)單刀雙擲開關(guān)來實(shí)現(xiàn)。其重點(diǎn)和難點(diǎn)在于設(shè)計(jì)一個(gè)4進(jìn)制計(jì)數(shù)器和一個(gè)7進(jìn)制計(jì)數(shù)器。
2018-01-31 16:18:1356214 本文首先介紹了計(jì)數(shù)器種類與應(yīng)用,其次介紹了74LS160并行置零法設(shè)計(jì)24進(jìn)制計(jì)數(shù)器電路圖,最后介紹了74ls162設(shè)計(jì)24進(jìn)制計(jì)數(shù)器原理電路圖。
2018-05-08 11:46:4358767 端構(gòu)成進(jìn)制計(jì)數(shù)器,方法是讓計(jì)數(shù)循環(huán)過程跳過SN以及后面的各個(gè)狀態(tài),直接從SN-1狀態(tài)轉(zhuǎn)到全0狀態(tài)?;?b class="flag-6" style="color: red">方法有清零法和置數(shù)法。
2018-05-08 12:10:1482309 關(guān)鍵詞:TTL , 分頻器 , 計(jì)數(shù)器 , 十進(jìn)制 如圖所示為由TTL十進(jìn)制計(jì)數(shù)器構(gòu)成的分頻電路。在許多情況下。需要對(duì)脈沖序列進(jìn)行N(N為整數(shù))分頻。例如,數(shù)字鐘需要進(jìn)行60分頻,得到重復(fù)
2018-10-03 18:46:022984 本文檔的主要內(nèi)容詳細(xì)介紹的是如何使用Multisim仿真一個(gè)60進(jìn)制的計(jì)數(shù)器的詳細(xì)資料免費(fèi)下載
2018-10-23 11:37:56137 本文主要介紹了電子計(jì)數(shù)器電路圖及電子計(jì)數(shù)器的接線方法。
2019-09-26 10:06:3743591 十進(jìn)制計(jì)數(shù)器是人們最常用的計(jì)數(shù)器,但在某些特殊的計(jì)數(shù)場(chǎng)合下,也需要其他進(jìn)制的計(jì)數(shù)器。
2020-01-14 09:46:487192 本文檔的主要內(nèi)容詳細(xì)介紹的是同步7進(jìn)制計(jì)數(shù)器的設(shè)計(jì)資料免費(fèi)下載。
2020-05-20 08:00:0011 將二進(jìn)制數(shù)視為元胞自動(dòng)機(jī)可能有助于數(shù)字二進(jìn)制計(jì)數(shù)器的設(shè)計(jì)和實(shí)現(xiàn)嗎?
2022-07-28 11:47:101181 二進(jìn)制編碼的十進(jìn)制是一個(gè)串行數(shù)字計(jì)數(shù)器,可計(jì)數(shù)十位數(shù)字,它會(huì)為每個(gè)新的時(shí)鐘輸入重置。由于它可以通過10種獨(dú)特的輸出組合,因此也被稱為“十進(jìn)制(BCD)計(jì)數(shù)器”。十進(jìn)制計(jì)數(shù)器可以計(jì)數(shù)0000、0001、0010、1000、1001、1010、1011、1110、1111、0000和0001等。
2022-10-31 16:25:3715920 電子發(fā)燒友網(wǎng)站提供《FPGA上的十六進(jìn)制計(jì)數(shù)器.zip》資料免費(fèi)下載
2022-11-23 10:47:067 本方案是一個(gè)基于 FPGA ?的十進(jìn)制計(jì)數(shù)器。共陽(yáng)極 7 段顯示器上的 0 到 9 十進(jìn)制計(jì)數(shù)器,硬件在 Xilinx Spartan 6 FPGA 板上實(shí)現(xiàn)。
2022-12-20 14:52:252 雙二進(jìn)制計(jì)數(shù)器-HEF4520B_Q100
2023-02-10 18:33:540 雙二進(jìn)制計(jì)數(shù)器-HEF4520B
2023-02-10 18:34:090 12級(jí)二進(jìn)制紋波計(jì)數(shù)器-HEF4040B
2023-02-15 18:40:140 14級(jí)二進(jìn)制計(jì)數(shù)器-HEF4020B_Q100
2023-02-15 18:41:580 14級(jí)二進(jìn)制計(jì)數(shù)器-HEF4020B
2023-02-15 18:42:120 雙 4 位二進(jìn)制紋波計(jì)數(shù)器-74LV393
2023-02-16 21:08:210 7級(jí)二進(jìn)制紋波計(jì)數(shù)器-74HC4024
2023-02-21 18:29:480 電子發(fā)燒友網(wǎng)站提供《構(gòu)建LED二進(jìn)制計(jì)數(shù)器.zip》資料免費(fèi)下載
2023-06-12 09:54:300 的使用方法及其多重作用,從而加深讀者對(duì)計(jì)數(shù)器的理解。 一、計(jì)數(shù)器的使用方法 計(jì)數(shù)器的使用方法分為兩種:物理計(jì)數(shù)器和軟件計(jì)數(shù)器。物理計(jì)數(shù)器通常是一種可以手動(dòng)設(shè)置數(shù)字的裝置,例如機(jī)械型計(jì)數(shù)器或電子型計(jì)數(shù)器。而軟件計(jì)數(shù)器
2024-02-03 10:04:14589
評(píng)論
查看更多