電子發(fā)燒友App
8421碼同步十進(jìn)制遞增計(jì)數(shù)器
8421碼同步十進(jìn)制遞增計(jì)數(shù)器
- 計(jì)數(shù)器(91962)
相關(guān)推薦
基于異步十進(jìn)制計(jì)數(shù)器IC7490的電路
圖所示電路是靜態(tài)的0到9顯示，使用能夠顯示7到0數(shù)字的9段。它在日常生活中有很多應(yīng)用，并使用兩個(gè)簡(jiǎn)單的IC的7490和7446實(shí)現(xiàn)。該電路基于異步十進(jìn)制計(jì)數(shù)器7490（IC2）、7段顯示器（D1
2023-07-05 15:51:15
435
435
可預(yù)置同步BCD十進(jìn)制計(jì)數(shù)器;異步復(fù)位-74HC160
可預(yù)置同步BCD十進(jìn)制計(jì)數(shù)器；異步復(fù)位-74HC160
2023-02-20 20:05:50
4
4帶 10 個(gè)解碼輸出的 Johnson 十進(jìn)制計(jì)數(shù)器-74HC_HCT4017_Q100
帶 10 個(gè)解碼輸出的 Johnson 十進(jìn)制計(jì)數(shù)器-74HC_HCT4017_Q100
2023-02-17 19:59:070
0帶 10 個(gè)解碼輸出的 Johnson 十進(jìn)制計(jì)數(shù)器-74HC_HCT4017
帶 10 個(gè)解碼輸出的 Johnson 十進(jìn)制計(jì)數(shù)器-74HC_HCT4017
2023-02-16 20:29:320
0基于FPGA的十進(jìn)制計(jì)數(shù)器
本方案是一個(gè)基于 FPGA ?的十進(jìn)制計(jì)數(shù)器。共陽極 7 段顯示器上的 0 到 9 十進(jìn)制計(jì)數(shù)器，硬件在 Xilinx Spartan 6 FPGA 板上實(shí)現(xiàn)。
2022-12-20 14:52:252
2十進(jìn)制計(jì)數(shù)器的工作原理
二進(jìn)制編碼的十進(jìn)制是一個(gè)串行數(shù)字計(jì)數(shù)器，可計(jì)數(shù)十位數(shù)字，它會(huì)為每個(gè)新的時(shí)鐘輸入重置。由于它可以通過10種獨(dú)特的輸出組合，因此也被稱為“十進(jìn)制(BCD)計(jì)數(shù)器”。十進(jìn)制計(jì)數(shù)器可以計(jì)數(shù)0000、0001、0010、1000、1001、1010、1011、1110、1111、0000和0001等。
2022-10-31 16:25:3711019
11019
使用分配參數(shù)并加計(jì)數(shù)指令遞增計(jì)數(shù)器值
可使用“分配參數(shù)并加計(jì)數(shù)”指令遞增計(jì)數(shù)器值。當(dāng) CU 參數(shù)的信號(hào)狀態(tài)從“0”變?yōu)椤?”（信號(hào)上升沿）時(shí)，當(dāng)前計(jì)數(shù)器值遞增 1。通過參數(shù) CV 提供當(dāng)前計(jì)數(shù)器值。計(jì)數(shù)器值達(dá)到上限 999 后，停止增加。如果達(dá)到限值，即使出現(xiàn)信號(hào)上升沿，計(jì)數(shù)器值也不再遞增。
2022-08-03 11:08:22868
868
N進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)
; S92 Q2 Q1 GNDT4290（T1290、74LS290、T210），是一個(gè)二-五-十進(jìn)制計(jì)數(shù)器，能夠進(jìn)行二進(jìn)制、五進(jìn)制計(jì)數(shù)、通過簡(jiǎn)單聯(lián)線組成十進(jìn)制計(jì)數(shù)
2008-07-05 13:41:26
雙BCD遞增計(jì)數(shù)器CD74HC4520數(shù)據(jù)手冊(cè)
Harris CD74HC4518是一種雙BCD遞增計(jì)數(shù)器。這個(gè)Harris CD74HC4520和CD74HCT4520是雙二進(jìn)制向上計(jì)數(shù)器。每個(gè)設(shè)備由兩個(gè)獨(dú)立的內(nèi)部同步4級(jí)計(jì)數(shù)器。計(jì)數(shù)器階段D型
2022-07-10 10:16:5217
17CD4017十進(jìn)制計(jì)數(shù)器的應(yīng)用實(shí)驗(yàn)
CD4017 十進(jìn)制計(jì)數(shù)器的應(yīng)用實(shí)驗(yàn)
2022-05-11 16:58:2547
4774LS90十進(jìn)制計(jì)數(shù)器的功能電路及真值表
其中CPa和Qa構(gòu)成1位二進(jìn)制計(jì)數(shù)器，CPb和Qd、Qc、Qb 組成五進(jìn)制計(jì)數(shù)器，將兩個(gè)計(jì)數(shù)器有關(guān)端子適當(dāng)組合，可以組成其他類型的計(jì)數(shù)器。R0（1）、R0（2）為兩個(gè)清0端，R9（1）、 R9（2）為兩 個(gè)置9端。
2021-06-21 09:39:4434099
34099
74ls160價(jià)格 74ls160十進(jìn)制計(jì)數(shù)器簡(jiǎn)介
芯片74ls160是十進(jìn)制計(jì)數(shù)器，這種同步可預(yù)置十進(jìn)計(jì)數(shù)器是由四個(gè)D型觸發(fā)器和若干個(gè)門電路構(gòu)成。
2021-06-05 14:35:3812686
1268674LS90六十進(jìn)制計(jì)數(shù)器的3D實(shí)驗(yàn)原理圖免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是74LS90六十進(jìn)制計(jì)數(shù)器的3D實(shí)驗(yàn)原理圖免費(fèi)下載。
2021-03-25 16:06:0374
74十進(jìn)制計(jì)數(shù)器的Multisim仿真實(shí)例電路圖免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是十進(jìn)制計(jì)數(shù)器的Multisim仿真實(shí)例電路圖免費(fèi)下載。
2020-09-04 16:55:0081
81同步7進(jìn)制計(jì)數(shù)器的設(shè)計(jì)資料免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是同步7進(jìn)制計(jì)數(shù)器的設(shè)計(jì)資料免費(fèi)下載。
2020-05-20 08:00:0011
11用CD4017組成的l～17進(jìn)制計(jì)數(shù)器
十進(jìn)制計(jì)數(shù)器是人們最常用的計(jì)數(shù)器，但在某些特殊的計(jì)數(shù)場(chǎng)合下，也需要其他進(jìn)制的計(jì)數(shù)器。
2020-01-14 09:46:486705
6705
CD40110十進(jìn)制加減計(jì)數(shù)器鎖存器譯碼器驅(qū)動(dòng)器的數(shù)據(jù)手冊(cè)免費(fèi)下載
40110 為十進(jìn)制可逆計(jì)數(shù)器/鎖存器/譯碼器/驅(qū)動(dòng)器，具有加減計(jì)數(shù)，計(jì)數(shù)器狀態(tài)鎖存，七段顯示譯碼輸出等功能。
2019-04-30 08:00:006
6由TTL十進(jìn)制計(jì)數(shù)器構(gòu)成的分頻器
關(guān)鍵詞：TTL , 分頻器 , 計(jì)數(shù)器 , 十進(jìn)制 如圖所示為由TTL十進(jìn)制計(jì)數(shù)器構(gòu)成的分頻電路。在許多情況下。需要對(duì)脈沖序列進(jìn)行N(N為整數(shù))分頻。例如，數(shù)字鐘需要進(jìn)行60分頻，得到重復(fù)頻率為
2018-10-03 18:46:022650
2650二進(jìn)制與十進(jìn)制數(shù)對(duì)照顯示實(shí)驗(yàn),十進(jìn)制，二進(jìn)制對(duì)照
二一十進(jìn)制譯碼驅(qū)動(dòng)集成電路，可以把輸入的二進(jìn)制碼轉(zhuǎn)換成十進(jìn)制數(shù)字輸出，輸出結(jié)果驅(qū)動(dòng)一個(gè)數(shù)碼管以阿拉伯?dāng)?shù)字的形式顯示出來。按動(dòng)清零按鈕AN1，則計(jì)數(shù)器歸零。
本電路可正常顯示最大的數(shù)字為9；如果繼續(xù)
2018-09-20 18:26:412050
205074ls190應(yīng)用電路圖大全（五款74ls190不同進(jìn)制計(jì)數(shù)器電路）
本文主要介紹了五款74ls190應(yīng)用電路圖。包括了60和100進(jìn)制計(jì)數(shù)器（遞增）電路，56進(jìn)制遞減計(jì)數(shù)器與100進(jìn)制遞減計(jì)數(shù)器電路和2位十進(jìn)制可加減計(jì)數(shù)器電路。
2018-05-28 16:18:1154071
54071
74ls163實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器電路
本文主要介紹了74ls163實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器電路。改變74LS163二進(jìn)制計(jì)數(shù)器為十進(jìn)制計(jì)數(shù)器，即用一FDS4435BZ個(gè)與非門，其兩個(gè)輸人取自QA和QD，輸出接清零端α‘R。當(dāng)?shù)?個(gè)脈沖結(jié)束時(shí)，鈑
2018-05-08 11:31:2044957
44957
8421BCD碼轉(zhuǎn)換成5421BCD碼
5421BCD碼，是二—十進(jìn)制代碼（BCD碼）的一種；二—十進(jìn)制代碼（BCD碼）的一種；5421BCD碼各位的權(quán)依次為5421，也是有權(quán)碼。8421BCD碼計(jì)算機(jī)內(nèi)毫無例外地都使用二進(jìn)制數(shù)進(jìn)行運(yùn)算，但通常采用8進(jìn)制和十六進(jìn)制的形式讀寫。
2018-03-02 13:48:4673133
73133
余3碼至8421BCD碼的轉(zhuǎn)換_8421BCD碼轉(zhuǎn)換成余3碼
二進(jìn)制編碼的十進(jìn)制數(shù)，簡(jiǎn)稱BCD碼。這種方法是用4位二進(jìn)制碼的組合代表十進(jìn)制數(shù)的0，1，2，3，4，5，6 ，7，8，9 十個(gè)數(shù)符。由8421碼加3后形成的余3碼是一種BCD碼，它是由8421碼加3后形成的（即余3碼是在8421碼基礎(chǔ)上每位十進(jìn)制數(shù)BCD碼再加上二進(jìn)制數(shù)0011得到的）。
2018-03-02 09:38:39179839
179839
8421碼轉(zhuǎn)換十進(jìn)制程序
8421碼是中國(guó)大陸的叫法，8421碼是BCD代碼中最常用的一種。在這種編碼方式中每一位二值代碼的1都是代表一個(gè)固定數(shù)值，把每一位的1代表的十進(jìn)制數(shù)加起來，得到的結(jié)果就是它所代表的十進(jìn)制數(shù)碼。
2018-03-02 09:05:0830273
30273
74ls290計(jì)數(shù)器電路大全（六種進(jìn)制計(jì)數(shù)器電路）
74ls290是一個(gè)二，五，十進(jìn)制計(jì)數(shù)器，本文為大家介紹由74ls290構(gòu)成的各種進(jìn)制計(jì)數(shù)器的電路。
2018-01-26 09:26:11106188
106188
74LS290組成的十進(jìn)制計(jì)數(shù)器電路圖分享
計(jì)數(shù)器在數(shù)字系統(tǒng)中應(yīng)用廣泛，如在電子計(jì)算機(jī)的控制器中對(duì)指令地址進(jìn)行計(jì)數(shù)，以便順序取出下一條指令，在運(yùn)算器中作乘法、除法運(yùn)算時(shí)記下加法、減法次數(shù)，又如在數(shù)字儀器中對(duì)脈沖的計(jì)數(shù)等等。本文為大家介紹74LS290組成的十進(jìn)制計(jì)數(shù)器。
2018-01-25 14:52:4725181
25181
74ls290構(gòu)成31進(jìn)制計(jì)數(shù)器電路圖文詳解
74LS290為異步二-五-十進(jìn)制加法計(jì)數(shù)器。本文為大家介紹74ls290構(gòu)成31進(jìn)制計(jì)數(shù)器電路。
2018-01-25 14:36:3916924
16924
74ls160構(gòu)成24進(jìn)制計(jì)數(shù)器
本文主要介紹了74ls160構(gòu)成24進(jìn)制計(jì)數(shù)器電路設(shè)計(jì)。本設(shè)計(jì)采用異步清零。由兩片十進(jìn)制同步加法計(jì)數(shù)器74LS160和一片與非門74LS00以及相應(yīng)的電阻開關(guān)組成。由外加送來的計(jì)數(shù)脈沖送入兩個(gè)計(jì)數(shù)器
2018-01-18 15:43:05145644
145644
74ls160十進(jìn)制計(jì)數(shù)器
本文主要介紹了74ls160十進(jìn)制計(jì)數(shù)器電路的設(shè)計(jì)與實(shí)現(xiàn)。74LS160是二~十進(jìn)制同步可預(yù)置計(jì)數(shù)器，1腳Cr為清零端，低電平有效.2腳CP為時(shí)鐘脈沖輸人端，上升沿觸發(fā).3~6V腳D1一D4為數(shù)據(jù)
2018-01-18 15:14:45182091
182091
基于74LS161的60進(jìn)制計(jì)數(shù)器設(shè)計(jì)方案介紹
使用兩片74LS161芯片級(jí)聯(lián)的形式來構(gòu)成六十進(jìn)制計(jì)數(shù)器，一片控制個(gè)位，為十進(jìn)制；另一片控制十位，為六進(jìn)制。
2018-01-17 13:58:4752599
52599
74ls161制作24進(jìn)制計(jì)數(shù)器設(shè)計(jì)
74ls161為二進(jìn)制同步計(jì)數(shù)器，具有同步預(yù)置數(shù)、異步清零以及保持等功能。兩片74ls161可設(shè)計(jì)一個(gè)24進(jìn)制計(jì)數(shù)器。
2018-01-16 15:30:46110315
110315
74ls161中文資料_74ls161計(jì)數(shù)器功能及其應(yīng)用
本文介紹了74ls161的引腳圖及功能和應(yīng)用74ls161的60進(jìn)制同步加法計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器。
2018-01-02 15:13:02534630
534630
74ls90設(shè)計(jì)60進(jìn)制計(jì)數(shù)器
60進(jìn)制計(jì)數(shù)器，由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級(jí)聯(lián)構(gòu)成，且都包含有基本的十進(jìn)制計(jì)數(shù)器，從設(shè)計(jì)簡(jiǎn)便考慮，芯片選擇同步十進(jìn)制計(jì)數(shù)器
2017-12-22 13:55:48148134
148134
74ls160設(shè)計(jì)60進(jìn)制計(jì)數(shù)器
計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，本設(shè)計(jì)主要設(shè)備是兩個(gè)74LS160同步十進(jìn)制計(jì)數(shù)器，并且由200HZ，5V電源供給。作高位芯片與作低芯片位之間級(jí)聯(lián)。
2017-12-21 17:23:51224996
224996
基于74LS160的N進(jìn)制計(jì)數(shù)器仿真設(shè)計(jì)
針對(duì)任意進(jìn)制（N進(jìn)制）計(jì)數(shù)器的設(shè)計(jì)目的，采用反饋復(fù)零法對(duì)基于同步十進(jìn)制計(jì)數(shù)器7415160進(jìn)行設(shè)計(jì)，分別采用異步清零法實(shí)現(xiàn)了6進(jìn)制計(jì)數(shù)器和同步置數(shù)法實(shí)現(xiàn)7進(jìn)制計(jì)數(shù)器的設(shè)計(jì)，通過應(yīng)用EWB軟件對(duì)所設(shè)
2017-12-21 17:08:3760783
60783
24進(jìn)制計(jì)數(shù)器的設(shè)計(jì)
集成計(jì)數(shù)器常見的是多位二進(jìn)制計(jì)數(shù)器及十進(jìn)制計(jì)數(shù)器，當(dāng)需要實(shí)現(xiàn)其它進(jìn)制計(jì)數(shù)器時(shí)，通常利用現(xiàn)有的集成計(jì)數(shù)器進(jìn)行適當(dāng)?shù)倪B接而構(gòu)成。對(duì)于當(dāng)設(shè)計(jì)要求沒有限定計(jì)數(shù)器的狀態(tài)編碼時(shí)電路設(shè)計(jì)的靈活性問題已有文獻(xiàn)進(jìn)行
2017-11-09 16:36:1681
81十進(jìn)制計(jì)數(shù)器/分頻器
約翰遜MC14017B是五級(jí)十進(jìn)制計(jì)數(shù)器內(nèi)置代碼轉(zhuǎn)換器。 高速運(yùn)行和約翰遜spike-free輸出是通過使用十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。 十個(gè)解碼輸出通常是低，只在適當(dāng)?shù)?b style="color: red">十進(jìn)制時(shí)間走高。 輸出的正向變化的時(shí)鐘脈沖。 這部分可用于分頻應(yīng)用程序以及十進(jìn)制計(jì)數(shù)器或十進(jìn)制譯碼顯示應(yīng)用程序。
2017-04-06 09:03:4828
28基于Proteus的任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真
提出一種基于Proteus 軟件的任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)。以74LS163 集成計(jì)數(shù)器為基礎(chǔ)，用置數(shù)法設(shè)計(jì)了兩種48 進(jìn)制計(jì)數(shù)器，采用Proteus 軟件對(duì)計(jì)數(shù)器進(jìn)行仿真。結(jié)果表明，Proteus 軟件具有實(shí)現(xiàn)48 進(jìn)制計(jì)數(shù)器的功能。仿真圖像清晰，能快速準(zhǔn)確地驗(yàn)證設(shè)計(jì)結(jié)果。
2016-07-29 18:53:0324
24集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)
集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)
2016-06-08 14:28:4315
15二五十進(jìn)制計(jì)數(shù)器
數(shù)字電子技術(shù)--中規(guī)模集成計(jì)數(shù)器及其應(yīng)用--同步、異步二五十進(jìn)制計(jì)數(shù)器-PPT
2016-03-22 14:33:061
1基于可編程計(jì)數(shù)器74LS161的循環(huán)碼計(jì)數(shù)器設(shè)計(jì)
基于探索MSI可編程同步二進(jìn)制加法計(jì)數(shù)器74LS161改變應(yīng)用方向進(jìn)行功能擴(kuò)展的目的，采用邏輯修改的方法給出了在二進(jìn)制計(jì)數(shù)的基礎(chǔ)上實(shí)現(xiàn)循環(huán)碼計(jì)數(shù)的設(shè)計(jì)方法，即以74LS161已有的狀態(tài)
2012-02-29 11:55:13115
115十進(jìn)制可逆計(jì)數(shù)器74LS192引腳圖管腳及功能表
十進(jìn)制可逆計(jì)數(shù)器74LS192引腳圖管腳及功能表
2011-05-19 11:22:27118057
1180574位十進(jìn)制可逆計(jì)數(shù)器電路
使用一片ICM7217A配4只共陰極LED數(shù)碼管，可構(gòu)成4位十進(jìn)制可逆計(jì)數(shù)器，其
2010-12-10 13:55:246871
6871
十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?
十進(jìn)制加法器,十進(jìn)制加法器工作原理是什么?
十進(jìn)制加法器可由BCD碼(二－十進(jìn)制碼)來設(shè)計(jì)，它可以在二進(jìn)制加法器的基礎(chǔ)上加上適當(dāng)?shù)摹靶Ｕ边壿媮韺?shí)現(xiàn)，該校正邏
2010-04-13 10:58:4112142
12142十進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器原理是什么?
十進(jìn)制計(jì)數(shù)器,十進(jìn)制計(jì)數(shù)器原理是什么?
二進(jìn)制計(jì)數(shù)器具有電路結(jié)構(gòu)簡(jiǎn)單、運(yùn)算方便等特點(diǎn)，但是日常生活中我們所接觸的大部分都是十進(jìn)制數(shù)，特
2010-03-08 13:19:5423684
23684什么是二進(jìn)制計(jì)數(shù)器,二進(jìn)制計(jì)數(shù)器原理是什么?
什么是二進(jìn)制計(jì)數(shù)器,二進(jìn)制計(jì)數(shù)器原理是什么?
計(jì)數(shù)器是數(shù)字系統(tǒng)中用得較多的基本邏輯器件。它不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，還可以實(shí)現(xiàn)
2010-03-08 13:16:3429984
29984十進(jìn)制有權(quán)碼
十進(jìn)制有權(quán)碼
是指表示一個(gè)十進(jìn)制數(shù)位的4位基2碼的每一位有確定的位權(quán)?！ ∮玫米钇毡榈氖?b style="color: red">8421碼，即4個(gè)基2碼位的權(quán)從高向低分別為8、4、2和1，使用基2碼
2009-10-13 17:15:445522
5522十進(jìn)制數(shù)的編碼與運(yùn)算
十進(jìn)制數(shù)的編碼與運(yùn)算 十進(jìn)制數(shù)的每一個(gè)數(shù)位的基為10，但到了計(jì)算機(jī)內(nèi)部，出于存儲(chǔ)與計(jì)算方便的目的，必須采用基2碼對(duì)每個(gè)十進(jìn)制數(shù)位進(jìn)行重編碼，所需要的最
2009-10-13 17:14:408495
8495十進(jìn)制計(jì)數(shù)管
十進(jìn)制計(jì)數(shù)管 十進(jìn)制計(jì)數(shù)管是由中央的圓板狀陽極和圍繞著它放置的三十根線狀的電極組成。這些線狀電極三根一組，共十組，每
2009-10-13 15:05:121357
1357
同步二進(jìn)制計(jì)數(shù)器
同步二進(jìn)制計(jì)數(shù)器
1. 同步與異步二進(jìn)制加法計(jì)數(shù)器比較態(tài)序表和工作波形一樣電路結(jié)構(gòu)不同： 異步二進(jìn)制加法
2009-09-30 18:37:2910744
10744
步進(jìn)開關(guān)作為十進(jìn)制計(jì)數(shù)器電路圖
步進(jìn)開關(guān)作為十進(jìn)制計(jì)數(shù)器電路圖
2009-06-30 13:08:13867
867
驅(qū)動(dòng)CMOS器件的十進(jìn)制一二～十進(jìn)制變換器
驅(qū)動(dòng)CMOS器件的十進(jìn)制一二～十進(jìn)制變換器
2009-04-10 10:10:37406
406
采用減法計(jì)數(shù)簡(jiǎn)化二～十進(jìn)制一二進(jìn)制碼變換
采用減法計(jì)數(shù)簡(jiǎn)化二～十進(jìn)制一二進(jìn)制碼變換
2009-04-10 10:06:11562
562
十進(jìn)制
十進(jìn)制
好，那就讓我們來看看十進(jìn)制 所謂十進(jìn)制就是以10為基數(shù)的計(jì)數(shù)體制，其計(jì)數(shù)規(guī)律是逢十進(jìn)一。 圖1.3.1展示了十進(jìn)制的位號(hào)和位權(quán)之間關(guān)系的圖解
2009-04-06 23:46:241940
1940
第二十五講 同步計(jì)數(shù)器
第二十五講 同步計(jì)數(shù)器
7.3.2 同步計(jì)數(shù)器一、同步二進(jìn)制計(jì)數(shù)器1．同步二進(jìn)制加法計(jì)數(shù)器JK觸發(fā)器組成的4位同步二進(jìn)制加法
2009-03-30 16:28:457879
7879
74LS161構(gòu)成的五十(50)進(jìn)制計(jì)數(shù)器電路圖-原理圖
兩片4位二進(jìn)制數(shù)加法計(jì)數(shù)器74LS161級(jí)聯(lián)成五十進(jìn)制計(jì)數(shù)器。
2009-03-28 10:10:2333045
33045
100進(jìn)制計(jì)數(shù)器
100進(jìn)制計(jì)數(shù)器
異步級(jí)聯(lián)法組成的100進(jìn)制計(jì)數(shù)器
定義集成計(jì)數(shù)器的高低位，1#芯片為低位（相當(dāng)
2008-07-05 14:25:175412
5412
60進(jìn)制計(jì)數(shù)器
60進(jìn)制計(jì)數(shù)器,由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級(jí)聯(lián)構(gòu)成，且都包含有基本的
2008-06-30 00:00:4115300
15300
CC4518十進(jìn)制同步加減計(jì)數(shù)器中文資料
CC4518中文資料： CC4518為雙BCD加計(jì)數(shù)器，該器件由兩個(gè)相同的同步4級(jí)計(jì)數(shù)器組成。計(jì)數(shù)器級(jí)為D型觸發(fā)器。
2008-04-07 22:35:10106
106十進(jìn)制計(jì)數(shù)器工作原理
十進(jìn)制計(jì)數(shù)器工作原理
同二進(jìn)制計(jì)數(shù)器相比，十進(jìn)制計(jì)數(shù)器較為復(fù)雜。分析步驟一般是：
2008-01-21 13:15:2227668
27668
2位十進(jìn)制可加減計(jì)數(shù)器電路-74LS190應(yīng)用電路
2位十進(jìn)制可加減計(jì)數(shù)器電路-74LS190應(yīng)用電路
2007-12-07 00:12:129254
9254
計(jì)數(shù)器的級(jí)連使用
計(jì)數(shù)器的級(jí)連使用
一個(gè)十進(jìn)制計(jì)數(shù)器只能顯示0~9十個(gè)數(shù)，為了擴(kuò)大計(jì)數(shù)器范圍，常用多個(gè)十進(jìn)制計(jì)數(shù)器級(jí)連使用。
2007-11-22 12:53:253143
3143
十進(jìn)制計(jì)數(shù)器
十進(jìn)制計(jì)數(shù)器
二進(jìn)制計(jì)數(shù)器具有電路結(jié)構(gòu)簡(jiǎn)單、運(yùn)算方便等特點(diǎn)，但是日常生活中我們所接觸的大部分都是十進(jìn)制數(shù)，特別是當(dāng)二進(jìn)制數(shù)的位數(shù)較多時(shí)，閱讀非常困難，還
2007-06-20 13:46:053559
3559常用CD系列計(jì)數(shù)器
CD4017 十進(jìn)制計(jì)數(shù)/分配器 *CD4020 14位二進(jìn)制串行計(jì)數(shù)器/分頻器 *CD4022 八進(jìn)制
2006-04-17 21:18:423605
3605
工商網(wǎng)監(jiān)
評(píng)論