十進(jìn)制計(jì)數(shù)器的工作原理

二進(jìn)制編碼的十進(jìn)制是一個(gè)串行數(shù)字計(jì)數(shù)器，可計(jì)數(shù)十位數(shù)字，它會(huì)為每個(gè)新的時(shí)鐘輸入重置。由于它可以通過(guò)10種獨(dú)特的輸出組合，因此也被稱為“十進(jìn)制(BCD)計(jì)數(shù)器”。十進(jìn)制計(jì)數(shù)器可以計(jì)數(shù)0000、0001、0010、1000、1001、1010、1011、1110、1111、0000和0001等。

4位二進(jìn)制計(jì)數(shù)器將跳過(guò)16(24)個(gè)輸出中的任何六個(gè)輸出而作為十進(jìn)制計(jì)數(shù)器。有一些用于十進(jìn)制計(jì)數(shù)器的IC，可以在電子電路中隨時(shí)使用，例如74LS90，它是一種異步十進(jìn)制計(jì)數(shù)器，其電路圖如下圖所示：

上圖顯示了使用JK觸發(fā)器構(gòu)建的十進(jìn)制計(jì)數(shù)器。J輸出和K輸出連接到邏輯1，每個(gè)觸發(fā)器的時(shí)鐘輸入連接到下一個(gè)觸發(fā)器的輸出，除了最后一個(gè)觸發(fā)器。與非門的輸出與所有觸發(fā)器的清零輸入“CLR”并聯(lián)。此紋波計(jì)數(shù)器最多可計(jì)數(shù)16，即24。

工作原理

當(dāng)十進(jìn)制計(jì)數(shù)器處于REST狀態(tài)時(shí)，計(jì)數(shù)等于0000，這是計(jì)數(shù)器周期的第一階段。當(dāng)將時(shí)鐘信號(hào)輸入連接到計(jì)數(shù)器電路時(shí)，電路將對(duì)二進(jìn)制序列進(jìn)行計(jì)數(shù)。第一個(gè)時(shí)鐘脈沖可以使電路計(jì)數(shù)到9(1001)，下一個(gè)時(shí)鐘脈沖前進(jìn)到計(jì)數(shù)10 (1010)。

然后端口X1和X3將為高電平。眾所周知，對(duì)于高輸入，與非門輸出將是低的。與非門輸出連接到CLR輸入，因此它重置十進(jìn)制計(jì)數(shù)器中的所有觸發(fā)器級(jí)，這意味著計(jì)數(shù)9之后的脈沖將再次從計(jì)數(shù)0開(kāi)始計(jì)數(shù)。

真值表

十進(jìn)制計(jì)數(shù)器的真值表如下圖所示：

上表描述了十進(jìn)制計(jì)數(shù)器的計(jì)數(shù)操作，它表示輸入脈沖的十進(jìn)制計(jì)數(shù)的電路計(jì)數(shù)。當(dāng)計(jì)數(shù)達(dá)到10 (1010) 時(shí)，與非門輸出為零。計(jì)數(shù)由與非門X1和X3的輸入解碼。計(jì)數(shù)10后，邏輯門NAND將觸發(fā)其輸出從1到0，并重置所有觸發(fā)器。

狀態(tài)圖

十進(jìn)制計(jì)數(shù)器的狀態(tài)圖如下所示：

通過(guò)觀察十進(jìn)制計(jì)數(shù)器電路圖，可以發(fā)現(xiàn)它有四個(gè)階段，其中每個(gè)階段都有一個(gè)觸發(fā)器。因此它能夠計(jì)算16位或16種潛在狀態(tài)，其中僅使用了10個(gè)。計(jì)數(shù)從0000(0)到1001(9)，然后與非門將復(fù)位電路。

多個(gè)計(jì)數(shù)器串聯(lián)連接，可以計(jì)數(shù)到任何所需的數(shù)字。計(jì)數(shù)器電路可以計(jì)數(shù)的數(shù)字稱為“Mod”或“Modulus”。如果計(jì)數(shù)器在計(jì)數(shù)n位后自行復(fù)位，則稱為“Mod- n計(jì)數(shù)器”或“Modulo-n計(jì)數(shù)器”，其中n是整數(shù)。

Mod n計(jì)數(shù)器可以從0計(jì)算到2n-1。目前有幾種類型的計(jì)數(shù)器可用，如Mod 4計(jì)數(shù)器、Mod 8計(jì)數(shù)器、Mod 16計(jì)數(shù)器和Mod 5計(jì)數(shù)器等。

常用的十進(jìn)制計(jì)數(shù)器IC

4017B和7049是設(shè)計(jì)十進(jìn)制計(jì)數(shù)器最常用的IC，下面列出了用于十進(jìn)制計(jì)數(shù)器的其它常用集成電路 (IC) 及其用途：

74LS90十進(jìn)制計(jì)數(shù)器IC

IC 74LS90是用來(lái)設(shè)計(jì)十進(jìn)制計(jì)數(shù)器的最常用芯片之一，其符號(hào)如下：

引腳配置及說(shuō)明如下：

工作過(guò)程如下：

74LS90是一個(gè)簡(jiǎn)單的計(jì)數(shù)器，可以從0到9計(jì)數(shù)。由于它是一個(gè)4位二進(jìn)制十進(jìn)制計(jì)數(shù)器，它有4個(gè)輸出端口QA、QB、QC和QD。當(dāng)計(jì)數(shù)達(dá)到10時(shí)，二進(jìn)制輸出每次復(fù)位為 0 (0000)，另一個(gè)脈沖從引腳9開(kāi)始。IC 7490的Mod通過(guò)更改RESET引腳R1、R2、R3、R4來(lái)進(jìn)行設(shè)置。

如果R1和R2中的任何一個(gè)為高電平或R3和R4接地，計(jì)數(shù)器會(huì)將所有輸出QA、QB、QC和QD重置為0。如果引腳R3和R4為高電平，則QA、QB、QC和QD上的計(jì)數(shù)為1001。

正如之前所說(shuō)的，可以通過(guò)連接更多的IC n系列來(lái)增加十進(jìn)制計(jì)數(shù)器的計(jì)數(shù)能力，例如可以用兩個(gè)串聯(lián)的7490 IC數(shù)到99。這款7490 IC內(nèi)置了除以2和除以5的計(jì)數(shù)器。

74LS90還可以通過(guò)連接時(shí)鐘輸入2和QA，將所有剩余引腳連接到地，并將脈沖輸入提供給1來(lái)用作除以10計(jì)數(shù)器。它可以通過(guò)在輸入1處提供脈沖，將復(fù)位引腳R3和R4接地，并將QA與輸入2連接來(lái)用作除以6計(jì)數(shù)器。

此外，7490 IC可以像雙五進(jìn)制計(jì)數(shù)器一樣工作，用于以4位二進(jìn)制數(shù)的形式存儲(chǔ)十進(jìn)制數(shù)字。

4017 CMOS十進(jìn)制計(jì)數(shù)器

4017 CMOS十進(jìn)制計(jì)數(shù)器IC符號(hào)如下：

引腳配置及說(shuō)明如下：

頻率計(jì)數(shù)中的十進(jìn)制計(jì)數(shù)器

眾所周知，二進(jìn)制計(jì)數(shù)器可用于設(shè)計(jì)頻率計(jì)數(shù)器。不過(guò)，在下圖中，小編使用了十進(jìn)制計(jì)數(shù)器(由JK觸發(fā)器設(shè)計(jì))給出頻率計(jì)數(shù)器的電路設(shè)計(jì)圖：

波段示意圖：

為了計(jì)算未知計(jì)數(shù)器的頻率，這里將未知頻率饋送到一個(gè)輸入端，并將采樣脈沖饋送到與門的另一個(gè)輸入端。當(dāng)采樣脈沖為高電平時(shí)，允許輸入信號(hào)傳送到計(jì)數(shù)器，否則不允許輸入低電平采樣脈沖。

未知信號(hào)的頻率由計(jì)數(shù)除以采樣時(shí)間間隔給出。與門的第三個(gè)輸入由JK觸發(fā)器給出，用于保存產(chǎn)生的輸出或計(jì)數(shù)器的結(jié)果。當(dāng)JK觸發(fā)器的輸入和采樣脈沖均為高電平時(shí)，輸出到達(dá)計(jì)數(shù)器。對(duì)于JK觸發(fā)器的每個(gè)上升沿，計(jì)數(shù)器將由一個(gè)單次多諧振蕩器通過(guò)向其發(fā)送一個(gè)脈沖來(lái)復(fù)位。

主要應(yīng)用

十進(jìn)制(BCD)計(jì)數(shù)器的主要優(yōu)勢(shì)和應(yīng)用包括：

時(shí)鐘生成

時(shí)鐘分頻

集成振蕩器

低功耗CMOS

TTL兼容輸入

應(yīng)用在頻率計(jì)數(shù)電路中

總結(jié)

眾所周知，二進(jìn)制計(jì)數(shù)器結(jié)構(gòu)簡(jiǎn)單，但是讀數(shù)不習(xí)慣，所以在有些場(chǎng)合采用十進(jìn)制計(jì)數(shù)器較為方便。十進(jìn)制計(jì)數(shù)器以二進(jìn)制的形式來(lái)表示具體的十進(jìn)制的數(shù)，可以計(jì)數(shù)0000、0001、0010、1000、1001、1010、1011、1110、1111、0000和0001等。在電子電路中，十進(jìn)制計(jì)數(shù)器的應(yīng)用領(lǐng)域非常的廣泛。