STM32L072是低功耗MCU, 但是用內(nèi)部時(shí)鐘，通過(guò)鎖相環(huán)倍頻到主頻32MHz后，執(zhí)行main函數(shù)，SystemClock_Config();函數(shù)后，單片機(jī)有7mA的功耗，為啥這么大？應(yīng)該怎么樣
2024-03-15 06:03:28
請(qǐng)問(wèn)在電子電路中鎖相環(huán)和鑒相器的電路結(jié)構(gòu)是什么樣的？它是如何實(shí)現(xiàn)此電路功能的？可否詳細(xì)解釋一下？
2024-02-29 22:34:45
模塊框圖LVDS_RXIP核配置（下圖）。EDID讀取的圖像參數(shù)及計(jì)算出的數(shù)據(jù)速率與時(shí)鐘速率（下圖）。手冊(cè)IP核解析 1. 接收器發(fā)送器使用共享鎖相環(huán)2. 使用鎖相環(huán)源同步模式 代碼中例化lvds
2024-02-26 09:35:47
時(shí)鐘發(fā)生器芯片廠家 時(shí)鐘芯片是一種基于PLL的時(shí)鐘發(fā)生器，采用ADPLL（全數(shù)字鎖相環(huán)）技術(shù)，以實(shí)現(xiàn)的高頻低相噪性能，并具備低功耗和高PSNR能力，可實(shí)現(xiàn)小于0.3ps RMS的相位抖動(dòng)性能
2024-02-04 11:41:14
基本鎖相環(huán)通常由鎖相檢測(cè)器（Phase Detector）、低通濾波器（Loop Filter）和令牌圈振蕩器（VCO）組成。它是最簡(jiǎn)單的鎖相環(huán)形式，用于頻率和相位同步。
2024-01-31 16:00:55
217 
鎖相環(huán)是保證相位一致，還是相位差一致？鎖相環(huán)的輸入輸出相位一致嗎？ 鎖相環(huán)（PLL）是一種回路控制系統(tǒng)，用于保持輸出信號(hào)的相位與參考信號(hào)的相位之間的恒定關(guān)系。簡(jiǎn)單來(lái)說(shuō)，鎖相環(huán)的目的是保證相位一致
2024-01-31 15:45:48202 鎖相環(huán)鎖定后一定不存在頻差嗎？ 鎖相環(huán)是一種常用的控制系統(tǒng)，用于將輸入信號(hào)與參考信號(hào)之間的相位誤差維持在一個(gè)可接受的范圍內(nèi)。它通過(guò)調(diào)節(jié)輸出信號(hào)的相位和頻率來(lái)實(shí)現(xiàn)這個(gè)目標(biāo)。然而，鎖相環(huán)鎖定后并不能完全
2024-01-31 15:25:05162 鎖相環(huán)到底鎖相還是鎖頻？ 鎖相環(huán)（PLL）是一種常用的控制系統(tǒng)，主要用于同步時(shí)鐘。它通過(guò)將被控信號(hào)的相位與穩(wěn)定的參考信號(hào)進(jìn)行比較，并產(chǎn)生相應(yīng)的控制信號(hào)，使被控信號(hào)的相位保持與參考信號(hào)同步。這種控制
2024-01-31 15:25:00233 鎖相環(huán)路與自動(dòng)頻率控制電路有何區(qū)別？為什么說(shuō)鎖相環(huán)相當(dāng)于一個(gè)窄帶跟蹤濾波器 鎖相環(huán)路（PLL）和自動(dòng)頻率控制電路（AFC）是常見(jiàn)的頻率調(diào)節(jié)電路，它們的主要區(qū)別在于功能和應(yīng)用場(chǎng)景。 首先，我們來(lái)探討
2024-01-31 15:24:57176 ，也稱為追蹤帶。它的主要功能是鎖定輸入信號(hào)與VCO（電壓控制振蕩器）輸出信號(hào)的相位，使輸出信號(hào)與輸入信號(hào)保持相位一致。 - 鎖相環(huán)捕獲帶：捕獲帶是鎖相環(huán)的另一種工作模式，也稱為拉住帶。它的主要功能是在輸入信號(hào)發(fā)生較大偏差時(shí)，將輸出
2024-01-31 11:31:47180 LVDS擴(kuò)頻輸出。RS2CG5705B被配置為選擇擴(kuò)展和時(shí)鐘選擇。使用鎖相環(huán)（PLL）技術(shù)，該電路采用25MHz的晶體輸入，并在100MHz和200MHz的時(shí)鐘頻率下產(chǎn)生4對(duì)差分輸出（HCSL）。它還
2024-01-24 17:31:16
ADF4378BCCZ是一款高性能、超低抖動(dòng)、整數(shù)N 具有集成電壓控制的相控陣鎖相環(huán)（PLL） 理想情況下，振蕩器（VCO）和系統(tǒng)參考（SYSREF）重定時(shí)器 適用于數(shù)據(jù)轉(zhuǎn)換器和混合信號(hào)前端
2024-01-04 19:31:37
本人在使用ADF4372芯片時(shí)，運(yùn)用RF16輸出口，鎖相環(huán)正常鎖定，但是輸出幅度只有-28dbm,這是為什么，請(qǐng)求解答謝謝。沒(méi)有在VDDX1加7.4nH電感。
2024-01-03 07:39:15
數(shù)字鎖相環(huán)（DigitalPhase-LockedLoop，簡(jiǎn)稱DPLL）是一種基于反饋控制的技術(shù)，用于實(shí)現(xiàn)精確的時(shí)序控制和相位同步。通過(guò)相位比較、頻率差計(jì)算、頻率控制、濾波和循環(huán)控制，它能夠完成
2024-01-02 17:20:25693 
時(shí)鐘發(fā)生器芯片廠家 時(shí)鐘芯片是一種基于PLL的時(shí)鐘發(fā)生器，采用ADPLL（全數(shù)字鎖相環(huán)）技術(shù)，以實(shí)現(xiàn)的高頻低相噪性能，并具備低功耗和高PSNR能力，可實(shí)現(xiàn)小于0.3ps RMS的相位抖動(dòng)性能
2023-12-29 09:29:50
時(shí)鐘緩沖器芯片時(shí)鐘芯片是一種基于PLL的時(shí)鐘發(fā)生器，采用ADPLL（全數(shù)字鎖相環(huán)）技術(shù)，以實(shí)現(xiàn)的高頻低相噪性能，并具備低功耗和高PSNR能力，可實(shí)現(xiàn)小于0.3ps RMS的相位抖動(dòng)性能?？?b class="flag-6" style="color: red">輸出差分
2023-12-28 13:46:09
在鎖相環(huán)（PLL）中，低通濾波器通常用于濾除鎖相環(huán)環(huán)路中的高頻噪聲，并平滑鎖相環(huán)的控制信號(hào)。
2023-12-22 18:15:04284 32M，在第一版的PCB上跑，AD9963的DLL輸出頻率就是32M，但是在第二版PCB上跑時(shí)，AD9963的輸出頻率有的時(shí)候自己就變成了64M，并且和32M是隨機(jī)出現(xiàn)的。配置鎖相環(huán)是根據(jù)手冊(cè)上的例子配置的，求大家?guī)蛶兔?，最近?xiàng)目很急。
2023-12-22 07:42:34
合成器產(chǎn)生輸出頻率的振蕩器比采用非鎖相環(huán)技術(shù)的振蕩器一般呈現(xiàn)較差的相位噪聲性能。例如，對(duì)于需要低噪聲、穩(wěn)定和精確時(shí)鐘源的工業(yè)級(jí)設(shè)備（比如收發(fā)器模塊或數(shù)據(jù)中心），可選擇150fs小型塑封石英PLL振蕩器；而
2023-12-14 09:19:08
AC1571 是用于 5G 基站應(yīng)用的基于 PLL的時(shí)鐘發(fā)生器，該芯片采用全數(shù)字鎖相環(huán)技術(shù)，以實(shí)現(xiàn)最佳的高頻低相噪性能，并具有低功耗和高PSRR能力。典型應(yīng)用場(chǎng)景：· 無(wú)線基站·
2023-12-12 14:25:17
9680測(cè)試評(píng)估中遇到問(wèn)題：
按照數(shù)據(jù)手冊(cè)中的配置步驟，關(guān)斷鏈路，通過(guò)0x570和0X56E寄存器快速配置JESD204B，鏈路上電后，電路鎖相環(huán)無(wú)法鎖定，204B無(wú)法正常輸出數(shù)據(jù)。
2023-12-05 08:04:26
外部參考時(shí)鐘為90MHz，需要的到一個(gè)110MHz的中頻信號(hào)，因此使用AD9779內(nèi)部鎖相環(huán)，進(jìn)行8倍插值處理。reg01配置為11001000，reg8配置為01111100，reg9配置為
2023-12-04 08:29:29
鎖相環(huán)是一種 反饋系統(tǒng) ，其中電壓控制振蕩器和相位比較器相互連接，使得振蕩器頻率(相位)可以準(zhǔn)確跟蹤施加的頻率或相位調(diào)制信號(hào)的頻率。鎖相環(huán)可用來(lái)從固定的低頻信號(hào)生成穩(wěn)定的輸出頻率信號(hào)。首批鎖相環(huán)
2023-11-30 15:01:08680 
版主好：
現(xiàn)在使用AD9518-1，REF1輸入頻率為40M,R
divider設(shè)置為8,A=0,B=15,P=32
想用內(nèi)部鎖相環(huán)和VCO輸出2.4G，內(nèi)部鎖相環(huán)已經(jīng)設(shè)置為on。VCO也已經(jīng)可以
2023-11-30 06:40:23
鎖相環(huán)技術(shù)解析（上）
2023-11-29 16:51:25322 
鎖相環(huán)技術(shù)解析（下）
2023-11-29 16:39:56213 
電子發(fā)燒友網(wǎng)站提供《鎖相環(huán)基本結(jié)構(gòu)及原理.pdf》資料免費(fèi)下載
2023-11-29 11:23:37
1 有沒(méi)有不需要單片機(jī)直接在外部引腳加高低電平就能輸出預(yù)定信號(hào)的鎖相環(huán)芯片？
2023-11-16 08:23:51
用AD8675做鎖相環(huán)有源環(huán)路濾波時(shí)，出現(xiàn)開(kāi)關(guān)機(jī)運(yùn)放鎖死（正向端電壓1.6V左右，負(fù)向端電壓0.9V左右）。運(yùn)放正向端采用兩個(gè)1KΩ電阻分壓給偏置，負(fù)向端接電荷泵輸出。運(yùn)放供電15V以下，不會(huì)出現(xiàn)這個(gè)現(xiàn)象，高于20V以后，出現(xiàn)次數(shù)很多。什么原因？？？？急等
2023-11-16 08:07:18
電子發(fā)燒友網(wǎng)站提供《基于VHDL的全數(shù)字鎖相環(huán)的設(shè)計(jì).pdf》資料免費(fèi)下載
2023-11-10 09:47:340 電子發(fā)燒友網(wǎng)站提供《數(shù)字鎖相環(huán)狀態(tài)檢測(cè)電路.pdf》資料免費(fèi)下載
2023-11-10 09:43:180 鎖相環(huán)路(Phase Locked Loop)是一個(gè)閉環(huán)的相位控制系統(tǒng)，它的輸出信號(hào)的相位能自動(dòng)跟蹤輸入信號(hào)相
位。
2023-11-09 15:20:460 簡(jiǎn)介：鎖相環(huán)路的工作原理
§1-2 鎖相環(huán)路的工作原理
鎖相環(huán)路實(shí)質(zhì)上是一個(gè)相差自動(dòng)調(diào)節(jié)系統(tǒng)。為了掌握環(huán)境的工作原理，理解環(huán) 路工作過(guò)程中發(fā)生的物理現(xiàn)象，必須導(dǎo)出環(huán)路的相位
2023-11-09 15:16:240 V CO 輸出本地參考頻率。由于V CO 采用模擬電路, 這將帶來(lái)元件 飽和、直流漂移、非線性等問(wèn)題。因此, 全數(shù)字鎖相環(huán)得到了越來(lái)越廣泛的應(yīng)用。
本文介紹一種 DD S(D irect D igital Syn thesizer) 與 PLL (Phase L ocked L oop ) 技術(shù)
2023-11-09 08:31:401 時(shí)鐘抖動(dòng)是相對(duì)于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱為時(shí)鐘抖動(dòng),簡(jiǎn)稱抖動(dòng)
2023-11-08 15:08:01892 
為何不用一根導(dǎo)線代替鎖相環(huán)？ 鎖相環(huán)（PLL）是一種廣泛使用的電路，用于同步和追蹤時(shí)鐘和數(shù)據(jù)信號(hào)。它通常由一個(gè)鎖相環(huán)振蕩器（VCO）、一個(gè)相鎖環(huán)（PLL）和一個(gè)數(shù)字控制器（DCO）組成。 PLL
2023-10-31 10:33:15191 鎖相環(huán)性能度量標(biāo)準(zhǔn)包括品質(zhì)因數(shù)、噪聲基底、閃爍噪聲模型。
2023-10-30 17:19:51318 
傳統(tǒng)鎖相環(huán)，環(huán)路帶寬、相位裕度與電荷泵電流、濾波器RC參數(shù)、分頻比、參考頻率等參數(shù)相關(guān)。
2023-10-30 16:47:58693 
針對(duì)電網(wǎng)普遍存在的直流偏移和諧波干擾問(wèn)題，提出一種基于二階廣義積分器鎖相環(huán)（SOGI-PLL）的改進(jìn)型鎖相環(huán)算法。
2023-10-30 15:48:04743 
如何用鎖相環(huán)恢復(fù)載波同步信號(hào)？ 鎖相環(huán)（PLL）是一種電路，可用于恢復(fù)和跟蹤輸入信號(hào)的頻率和相位。PLL常用于電信、通訊和控制系統(tǒng)中，以恢復(fù)和跟蹤載波同步信號(hào)。本文將介紹鎖相環(huán)如何恢復(fù)載波同步信號(hào)
2023-10-30 10:56:38356 載波同步電路中的鎖相環(huán)設(shè)計(jì)的關(guān)鍵點(diǎn) 鎖相環(huán)（Phase-Locked Loop，PLL）是一種廣泛應(yīng)用于通信、電視、雷達(dá)、計(jì)算機(jī)等領(lǐng)域的電路，可用于頻率合成、頻率解調(diào)、時(shí)鐘生成、數(shù)字信號(hào)處理等多種
2023-10-30 10:51:28259 頻繁地開(kāi)關(guān)鎖相環(huán)芯片的電源會(huì)對(duì)鎖相環(huán)有何影響？ 鎖相環(huán)（PLL）是一種被廣泛應(yīng)用在現(xiàn)代電子技術(shù)中的集成電路，它是一種反饋控制系統(tǒng)，可以將輸入信號(hào)和本地參考信號(hào)同步。鎖相環(huán)可用于電子時(shí)鐘、數(shù)字信號(hào)處理
2023-10-30 10:16:40267 當(dāng)鎖相環(huán)無(wú)法鎖定時(shí)，該怎么處理的呢？如何解決鎖相環(huán)無(wú)法鎖定？ 鎖相環(huán)作為一種常見(jiàn)的電路設(shè)計(jì)，具有廣泛的應(yīng)用領(lǐng)域。然而，在一些情況下，由于種種原因，鎖相環(huán)可能無(wú)法正常鎖定，這時(shí)需要進(jìn)行一系列的測(cè)試
2023-10-30 10:16:33969 鎖相環(huán)在相位檢測(cè)中的應(yīng)用? 鎖相環(huán)（PLL）是一種電子技術(shù)中廣泛應(yīng)用的電路，用于調(diào)整一個(gè)輸出信號(hào)的相位來(lái)精確匹配一個(gè)參考信號(hào)。鎖相環(huán)在各種不同的應(yīng)用領(lǐng)域都有著廣泛的應(yīng)用，例如通信系統(tǒng)、控制系統(tǒng)、測(cè)量
2023-10-29 11:35:19352 本應(yīng)用筆記詳細(xì)介紹了具有外部VCO的完整12GHz、超低相位噪聲小數(shù)N分頻鎖相環(huán)（PLL）的設(shè)計(jì)。它由高性能小數(shù)N分頻PLL （MAX2880）、基于運(yùn)算放大器的有源環(huán)路濾波器（MAX9632
2023-10-28 14:45:416895 電子發(fā)燒友網(wǎng)站提供《鎖相環(huán)在微機(jī)保護(hù)中的應(yīng)用.pdf》資料免費(fèi)下載
2023-10-27 11:05:350 電子發(fā)燒友網(wǎng)站提供《應(yīng)用于數(shù)字鎖相環(huán)的NCO設(shè)計(jì).pdf》資料免費(fèi)下載
2023-10-26 10:33:451 了解鎖相環(huán)（PLL）瞬態(tài)響應(yīng) 如何優(yōu)化鎖相環(huán)（PLL）的瞬態(tài)響應(yīng)？ 鎖相環(huán)（PLL）是一種廣泛應(yīng)用于數(shù)字通信、計(jì)算機(jī)網(wǎng)絡(luò)、無(wú)線傳輸?shù)阮I(lǐng)域的重要電路。PLL主要用于時(shí)鐘恢復(fù)、頻率合成、時(shí)鐘同步等領(lǐng)域
2023-10-23 10:10:20869 鎖相環(huán)(PLL)基本原理 當(dāng)鎖相環(huán)無(wú)法鎖定時(shí)該怎么處理的呢？ 鎖相環(huán)(Phase Locked Loop, PLL)是一種電路系統(tǒng)，它可以將輸入信號(hào)的相位鎖定到參考信號(hào)的相位。在鎖相環(huán)中，反饋回路
2023-10-23 10:10:151352 Altera的FPGA中，只有從專用時(shí)鐘管腳(Dedicated clock)進(jìn)去的信號(hào)，才能接片內(nèi)鎖相環(huán)(PLL)嗎？? 在Altera的FPGA中，專用時(shí)鐘管腳是經(jīng)過(guò)特殊處理的單獨(dú)管腳，其用途
2023-10-13 17:40:00297 是將某一參考信號(hào)的頻率和相位鎖定到一個(gè)輸出信號(hào)的頻率和相位。 然而，在一些情況下，鎖相環(huán)無(wú)法鎖定輸入信號(hào)。特別是在輸入信號(hào)頻率發(fā)生了劇烈變化時(shí)，鎖相環(huán)的反應(yīng)速度跟不上變化，導(dǎo)致無(wú)法鎖定。此外，輸入信號(hào)中存在噪聲干擾，也會(huì)
2023-10-13 17:39:58721 )常作為電力系統(tǒng)中的一種重要控制策略。三相鎖相環(huán)(PLL)是一種基于鎖相環(huán)原理的控制系統(tǒng)，它能夠?qū)⑤斎氲娜嚯妷盒盘?hào)轉(zhuǎn)化成可用于控制其他系統(tǒng)的數(shù)字信號(hào)。 三相鎖相環(huán)(PLL)的作用是使得輸出電壓與輸入電壓之間保持恒定的相位差，這樣可以得到一個(gè)相對(duì)穩(wěn)定的輸出電壓。
2023-10-13 17:39:56482 什么是鎖相環(huán)？PLL和DLL都是鎖相環(huán)區(qū)別在哪里？ 鎖相環(huán)（Phase Locked Loop，PLL）是一種基于反饋的控制系統(tǒng)，用于提供穩(wěn)定的時(shí)鐘信號(hào)。它可以將參考信號(hào)的相位與輸出信號(hào)的相位進(jìn)行
2023-10-13 17:39:53665 時(shí)鐘發(fā)生器由哪些部分組成？鎖相環(huán)pll的特點(diǎn)是什么？如何用硬件配置pll? 時(shí)鐘發(fā)生器是指通過(guò)特定的電路設(shè)計(jì)產(chǎn)生適合各種電子設(shè)備使用的時(shí)鐘信號(hào)的器件。時(shí)鐘發(fā)生器由多個(gè)部分組成，其中最核心的是鎖相環(huán)
2023-10-13 17:39:50443 pll鎖相環(huán)的作用 pll鎖相環(huán)的三種配置模式? PLL鎖相環(huán)是現(xiàn)代電子技術(shù)中廣泛應(yīng)用的一種電路，它的作用是將一個(gè)特定頻率的輸入信號(hào)轉(zhuǎn)換為固定頻率的輸出信號(hào)。PLL鎖相環(huán)的三種配置模式分別為
2023-10-13 17:39:481098 電子發(fā)燒友網(wǎng)站提供《基于超前-滯后控制器的單相數(shù)字鎖相環(huán)研究.pdf》資料免費(fèi)下載
2023-10-09 15:01:400 關(guān)于鎖相環(huán)怎么選型，1MHz以下的自動(dòng)頻率跟蹤，應(yīng)該選擇哪種鎖相環(huán)比較好?
2023-10-08 08:00:22
我有一個(gè)鎖相環(huán)電路的pcb板和proteus仿真電路。
2023-10-04 07:58:55
鎖相環(huán)(Phase Locked Loop, PLL)是一種廣泛應(yīng)用于通信系統(tǒng)、頻率合成、數(shù)字信號(hào)處理等領(lǐng)域的關(guān)鍵電路。本文將介紹鎖相環(huán)的基本原理、分類及應(yīng)用，以期幫助讀者更好地理解和掌握這一技術(shù)。
2023-09-14 17:29:122983 最基礎(chǔ)的鎖相環(huán)系統(tǒng)主要包含三個(gè)基本模塊：鑒相器（Phase Detector：PD）、環(huán)路濾波器（L00P Filter：LF）其實(shí)也就是低通濾波器，和壓控振蕩器（Voltage
2023-09-03 12:01:12853 
景下的時(shí)序要求。尤其對(duì)于需要高速數(shù)據(jù)傳輸、信號(hào)采集處理等場(chǎng)景的數(shù)字信號(hào)處理系統(tǒng)而言，F(xiàn)PGA PLL的應(yīng)用更是至關(guān)重要。本文將介紹FPGA鎖相環(huán)PLL的基本原理、設(shè)計(jì)流程、常見(jiàn)問(wèn)題及解決方法，以及該技術(shù)在外圍芯片時(shí)鐘提供方面的應(yīng)用實(shí)例。 一、FPGA鎖相環(huán)PLL基本原理 1.時(shí)鐘頻率的調(diào)
2023-09-02 15:12:341319 鎖相環(huán)倍頻器鎖在基頻怎么辦？? 鎖相環(huán)倍頻器是一種基于相位鎖定原理的電子設(shè)備，它能夠?qū)⑤斎胄盘?hào)的頻率倍增。然而，有時(shí)候鎖相環(huán)倍頻器會(huì)鎖在基頻上，導(dǎo)致無(wú)法達(dá)到所要求的倍頻效果。這時(shí)候，我們需要采取一些
2023-09-02 15:12:31369 輸出信號(hào)的頻率和相位，使得二者保持同步。在數(shù)字信號(hào)處理器（DSP）芯片中，鎖相環(huán)起著至關(guān)重要的作用。 鎖相環(huán)的基本原理是通過(guò)一個(gè)反饋環(huán)路來(lái)實(shí)現(xiàn)頻率和相位的同步。反饋信號(hào)一般由一個(gè)包含參考信號(hào)和被控制信號(hào)的相位檢測(cè)器產(chǎn)生，
2023-09-02 15:06:341688 鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？? 鎖相環(huán)（Phase Locked Loop, PLL）是一種電路，用于穩(wěn)定和恢復(fù)輸入信號(hào)的相位和頻率。它可以廣泛應(yīng)用于通信、計(jì)算機(jī)、音頻等領(lǐng)域中。其中一個(gè)重要的應(yīng)用就是
2023-09-02 14:59:371594 的穩(wěn)定控制。本文將從以下幾個(gè)方面詳細(xì)介紹鎖相環(huán)頻率合成器的優(yōu)缺點(diǎn)。 優(yōu)點(diǎn)： 1.頻率合成精度高 鎖相環(huán)頻率合成器具有較高的頻率合成精度。因?yàn)樵?b class="flag-6" style="color: red">鎖相環(huán)中，電路通過(guò)反饋調(diào)節(jié)輸入信號(hào)的相位，使得輸出信號(hào)具有一個(gè)穩(wěn)定的頻率和相位。在實(shí)際應(yīng)用中，當(dāng)輸入信
2023-09-02 14:59:331212 pll鎖相環(huán)倍頻的原理? PLL鎖相環(huán)倍頻是一種重要的時(shí)鐘信號(hào)處理技術(shù)，廣泛應(yīng)用于數(shù)字系統(tǒng)、通信系統(tǒng)、計(jì)算機(jī)等領(lǐng)域，具有高可靠性、高精度、快速跟蹤等優(yōu)點(diǎn)。PLL鎖相環(huán)倍頻的原理涉及到鎖相環(huán)，倍頻器
2023-09-02 14:59:241503 硬件鎖相環(huán)電路怎么設(shè)計(jì)?硬件鎖相環(huán)電路的設(shè)計(jì)通常包括以下步驟。
2023-08-08 11:16:46443 大家都知道鎖相環(huán)很重要，它是基石，鎖相環(huán)決定了收發(fā)系統(tǒng)的基礎(chǔ)指標(biāo)，那么如此重要的鎖相環(huán)選型原則有哪些呢？
2023-08-01 09:37:051522 
鎖相環(huán)電路，是調(diào)頻電路的重要組成之一，鎖相環(huán)電路的原理的認(rèn)識(shí)是DDS學(xué)習(xí)的一個(gè)重點(diǎn)之一。
2023-07-24 15:37:051758 
鎖相環(huán)接收一個(gè)它所鎖定的信號(hào)，然后可以從其內(nèi)部的VCO輸出這個(gè)信號(hào)。乍一看，這可能不是特別有用，但是在你完全明白它，就有可能開(kāi)發(fā)出大量的鎖相環(huán)應(yīng)用。
2023-07-17 09:09:37738 
鎖相環(huán)：在通信領(lǐng)域中，鎖相環(huán)是一種利用反饋控制原理實(shí)現(xiàn)的頻率及相位同步技術(shù)，其作用是將電路輸出的時(shí)鐘與其外部的參考時(shí)鐘保持同步。
2023-06-30 15:53:392702 
鎖相環(huán)是一種利用相位同步產(chǎn)生電壓，去調(diào)諧壓控振蕩器以產(chǎn)生目標(biāo)頻率的負(fù)反饋控制系統(tǒng)。
2023-06-25 09:22:035043 
及打算進(jìn)階提升的職業(yè)開(kāi)發(fā)者都可以有系統(tǒng)性學(xué)習(xí)的機(jī)會(huì)。
系統(tǒng)性的掌握技術(shù)開(kāi)發(fā)以及相關(guān)要求，對(duì)個(gè)人就業(yè)以及職業(yè)發(fā)展都有著潛在的幫助，希望對(duì)大家有所幫助。本次帶來(lái)Vivado系列，鎖相環(huán)使用教程。話不多
2023-06-14 18:09:08
Skyworks Solutions 的 SKY72300-362 是一款鎖相環(huán)，頻率為 100-2100 MHz，相位噪聲 -91
2023-06-12 17:30:57
Skyworks Solutions 的 SKY72301-22 是一款鎖相環(huán)，頻率為 100-1000 MHz，相位噪聲 -96
2023-06-12 17:29:24
Skyworks Solutions 的 SKY74038-21 是一款鎖相環(huán)，頻率為 100-2600 MHz
2023-06-12 17:24:47
Skyworks Solutions 的 SKY72302-21 是一款鎖相環(huán)，頻率為 400-6100 MHz，相位噪聲 -80
2023-06-12 17:22:25
先來(lái)聊一聊什么是時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)實(shí)際上是相比于理想時(shí)鐘的時(shí)鐘邊沿位置，實(shí)際時(shí)鐘的時(shí)鐘邊沿的偏差，偏差越大，抖動(dòng)越大。實(shí)際上，時(shí)鐘源例如PLL是無(wú)法產(chǎn)生一個(gè)絕對(duì)干凈的時(shí)鐘。這就意味著時(shí)鐘邊沿出現(xiàn)在
2023-06-09 09:40:501121 
應(yīng)用一階差分運(yùn)算，可以得到周期間抖動(dòng)。這個(gè)指標(biāo)在分析鎖相環(huán)性質(zhì)的時(shí)候具有明顯的意義
有些特殊的應(yīng)用（比如針對(duì)DDR2/3的時(shí)鐘信號(hào)）還定義了N-cycle jitter，即相鄰N個(gè)時(shí)鐘周期的抖動(dòng)變化
2023-06-02 17:53:10
鎖相環(huán)（PLL），作為Analog基礎(chǔ)IP、混合信號(hào)IP、數(shù)字系統(tǒng)必備IP，廣泛存在于各類電子產(chǎn)品中。
2023-06-02 15:25:143548 
請(qǐng)教大神單相并網(wǎng)逆變器可以不使用鎖相環(huán)嗎？
2023-05-06 16:31:45
鎖相環(huán)英文名稱PLL（Phase Locked Loop），中文名稱相位鎖栓回路，現(xiàn)在簡(jiǎn)單介紹一下鎖相環(huán)的工作原理。
2023-04-28 09:57:314374 
鎖相環(huán)在鎖定狀態(tài)時(shí)，vco輸出波形相對(duì)輸入波形是否有相位移動(dòng)？
2023-04-24 11:34:10
當(dāng)鎖相環(huán)達(dá)到鎖定狀態(tài)時(shí)，VCO輸出頻率與參考頻率相等（假設(shè)沒(méi)有分頻），那么它們的相位是不是相等呢？還是保持恒定的相位差呢？如果是相位相等，那么是怎么使它們的初相相等的呢？如果是保持恒定的相位差，那么
2023-04-24 11:32:51
鎖相環(huán)未鎖定前，兩個(gè)頻率不同，如何表示環(huán)路的瞬時(shí)頻差和瞬時(shí)相差?
2023-04-24 11:31:07
模擬鎖相環(huán)與數(shù)字鎖相環(huán)的主要區(qū)別在哪里？
2023-04-24 10:48:52
如果我輸入的信號(hào)里面有高頻和低頻噪聲，假設(shè)離我要提取的基頻信號(hào)較遠(yuǎn)。鎖相環(huán)怎么能識(shí)別我要的基頻信號(hào)，而不是去跟蹤高頻或者低頻噪聲信號(hào)？看書沒(méi)看明白，請(qǐng)解答。謝謝。
2023-04-24 10:20:49
請(qǐng)教一下大神鎖相環(huán)是如何實(shí)現(xiàn)倍頻的？
2023-04-24 10:15:39
聽(tīng)說(shuō)鎖相環(huán)可以倍頻，倍頻時(shí)輸入輸出頻率都不一樣，如何鎖相呢？
2023-04-24 10:14:34
鎖相環(huán)鎖定與失鎖的標(biāo)志是什么？
2023-04-24 10:12:07
請(qǐng)問(wèn)一下鎖相環(huán)無(wú)法鎖定怎么辦？
2023-04-24 10:09:02
鎖相環(huán)（Phase Locking Loop）作為無(wú)線通信系統(tǒng)的關(guān)鍵電路模塊，有著廣泛的應(yīng)用。
2023-04-24 09:31:384940 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論