傳統(tǒng)鎖相環(huán),環(huán)路帶寬、相位裕度與電荷泵電流、濾波器RC參數(shù)、分頻比、參考頻率等參數(shù)相關(guān)。
自偏置鎖相環(huán)通過(guò)將電荷泵電流、濾波器中的電阻等參數(shù)聯(lián)系在一起,可實(shí)現(xiàn)環(huán)路帶寬與參考頻率比值及阻尼因子近似為定值,進(jìn)而解決傳統(tǒng)鎖相環(huán)面臨的問(wèn)題。
**1. **自偏置鎖相環(huán)原理
傳統(tǒng)二階鎖相環(huán)與自偏置鎖相環(huán)結(jié)構(gòu)框圖分別如圖1(a)和(b)所示。
Fig1. 傳統(tǒng)鎖相環(huán)與自偏置鎖相環(huán)
傳統(tǒng)的二階鎖相環(huán)的開(kāi)環(huán)傳遞函數(shù)為:
閉環(huán)傳遞函數(shù)為:
得到阻尼因子為:
環(huán)路帶寬為:
為了環(huán)路穩(wěn)定性,要滿足ωN <ω ref /10;但是為了抑制VCO的相噪,又需要ωN盡可能大。對(duì)于傳統(tǒng)鎖相環(huán),濾波器中的R及電荷泵電流等參數(shù)一般都無(wú)法自適應(yīng)調(diào)節(jié),環(huán)路帶寬和阻尼因子相對(duì)比較固定,從而限制了工作頻率。面對(duì)較寬的輸入?yún)⒖碱l率(如60820MHz),為了得到較好的噪聲性能,就需要做到帶寬跟隨輸入?yún)⒖碱l率,即實(shí)現(xiàn)ωN~ /ωref為常數(shù)。
為了實(shí)現(xiàn)ω N ~ /ωref ~和ξ是一個(gè)常數(shù),首先寫出RING-VCO的工作頻率表達(dá)式:
其中M為delay cell級(jí)數(shù),CB為VCO中delay cell輸出端寄生電容,ID為delay cell的尾電流,ω ref ~ =ωvco~ /N,為了使ωN /ωref是一個(gè)常數(shù),可以使I CP =xI D 。
但是此時(shí)阻尼因子會(huì)隨輸入?yún)⒖碱l率而變化,為了使阻尼因子不隨參考頻率而變化,可以在電荷泵電流用VCO的電流自偏置的前提下采用二極管連接的mos管做濾波器電阻,使其與1/sqrt(I D )成正比;為了實(shí)現(xiàn)濾波器中用二極管連接的mos管做電阻,需要使用兩個(gè)獨(dú)立的CP分別驅(qū)動(dòng)電阻和電容,得到一條積分路徑、一條比例路徑,然后對(duì)兩條路徑上的電壓進(jìn)行相加得到vctrl。
自偏置鎖相環(huán)應(yīng)用框圖如圖2所示:
Fig2.自偏置鎖相環(huán)應(yīng)用框圖
開(kāi)環(huán)傳遞函數(shù)H(s)推導(dǎo)過(guò)程如下:
其中,AV1為CP1的輸出到VBN的小信號(hào)增益。設(shè)I CP2 =αI CP1 ,I 1 =βI 2 ,R 2 =γR 1 ,整理可得鎖相環(huán)的開(kāi)環(huán)傳遞函數(shù)為:
其中
所以環(huán)路存在兩個(gè)在原點(diǎn)的極點(diǎn),以及一個(gè)零點(diǎn)和一個(gè)非零極點(diǎn)。
**2. **自偏置鎖相環(huán)設(shè)計(jì)指標(biāo)
表1給出了自偏置鎖相環(huán)的設(shè)計(jì)指標(biāo)
Table1. 自偏置鎖相環(huán)的設(shè)計(jì)指標(biāo)
**3. **自偏置鎖相環(huán)測(cè)試結(jié)果
鎖相環(huán)時(shí)鐘無(wú)法直接測(cè)試,需要高速通道輸出。測(cè)試時(shí)通過(guò)TX端引出,TX數(shù)據(jù)給clock patten(010101),通過(guò)鎖相環(huán)時(shí)鐘打出, TX輸出數(shù)據(jù)眼圖可間接得到時(shí)鐘Rj。由于TX 并串轉(zhuǎn)換(PISO)采用的是半速率方式,用JitterLab積分時(shí)Clock Frequency要減半。
3.1 1.6GHz****相噪儀測(cè)試結(jié)果
Fig3. 相噪儀測(cè)試結(jié)果(導(dǎo)出到JitterLab工具)@1.6GHz
結(jié)論:Rj=8.99 x 14=126mUI<150mUI@BER=10e12,bitrate=1.6 GHz,滿足設(shè)計(jì)指標(biāo)。
3.2 5.16GHz****相噪儀測(cè)試結(jié)果
Fig4. 相噪儀測(cè)試結(jié)果(導(dǎo)出到JitterLab工具)@5.16GHz
結(jié)論:Rj=7.65 x 14=107mUI<150mUI@BER=10e-12,bitrate=5.16 GHz,滿足設(shè)計(jì)指標(biāo)。
**4. **自偏置鎖相環(huán)優(yōu)缺點(diǎn)
①頻率覆蓋范圍廣;
②特別適用于低壓場(chǎng)合;
③帶寬可跟隨參數(shù)頻率,阻尼因子近似恒定;
④雙電荷泵、濾波器電阻為有源電阻,環(huán)路較復(fù)雜;
⑤壓控振蕩器增益由兩路疊加而成。
-
鎖相環(huán)
+關(guān)注
關(guān)注
35文章
590瀏覽量
88075 -
濾波器
+關(guān)注
關(guān)注
161文章
7927瀏覽量
179630 -
VCO
+關(guān)注
關(guān)注
13文章
191瀏覽量
69512 -
電荷泵
+關(guān)注
關(guān)注
3文章
240瀏覽量
29766 -
壓控振蕩器
+關(guān)注
關(guān)注
10文章
139瀏覽量
29426
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
什么是鎖相環(huán) 鎖相環(huán)的組成 鎖相環(huán)選型原則有哪些呢?

軟件鎖相環(huán)的設(shè)計(jì)與應(yīng)用
模擬鎖相環(huán)應(yīng)用實(shí)驗(yàn)
鎖相環(huán)設(shè)計(jì)舉例

鎖相環(huán)原理
鎖相環(huán)(PLL),鎖相環(huán)(PLL)是什么意思
數(shù)字鎖相環(huán)(DPLL),數(shù)字鎖相環(huán)(DPLL)是什么?
模擬鎖相環(huán),模擬鎖相環(huán)原理解析
鎖相環(huán)

詳解FPGA數(shù)字鎖相環(huán)平臺(tái)

評(píng)論