基于DSP的車(chē)載GPS/DR組合導(dǎo)航系統(tǒng)硬件設(shè)計(jì)

??????? 針對(duì)低成本組合導(dǎo)航技術(shù)發(fā)展的需要，結(jié)合主要傳感器特點(diǎn)，本文介紹了以浮點(diǎn)DSP TMS320VC33 為組合導(dǎo)航算法實(shí)現(xiàn)的核心處理器，利用TL16C554 進(jìn)行通信口擴(kuò)展的
GPS/DR 組合導(dǎo)航系統(tǒng)的設(shè)計(jì)方案，給出了系統(tǒng)硬件的設(shè)計(jì)方法。所設(shè)計(jì)的系統(tǒng)具有體積小、成本低、實(shí)時(shí)性好、可靠性高、擴(kuò)展性好等特點(diǎn)，具有廣泛的應(yīng)用價(jià)值。
關(guān) 鍵 詞：組合導(dǎo)航系統(tǒng) GPS/DR DSP FPGA TL16C554
??????? 目前，差分GPS 水平定位精度已經(jīng)達(dá)到3~5m，完全滿足車(chē)輛定位精度的要求。但是，由于在城市高建筑群中或穿過(guò)立交橋時(shí)，常常會(huì)出現(xiàn)GPS 信號(hào)遮擋問(wèn)題，導(dǎo)致GPS 不能正常定位。航位推算(DR)是常用的車(chē)輛定位技術(shù)，但方向傳感器隨時(shí)間積累誤差較大，不能單獨(dú)、長(zhǎng)時(shí)間地使用。采用組合導(dǎo)航系統(tǒng)能夠利用GPS 系統(tǒng)提供的位置和速度信息對(duì)DR 系統(tǒng)的誤差進(jìn)行實(shí)時(shí)的校正和補(bǔ)償；當(dāng)GPS 信號(hào)失鎖時(shí)，又可通過(guò)DR 系統(tǒng)完成航位推算，提高了組合導(dǎo)航系統(tǒng)的可靠性。
???????? 組合導(dǎo)航系統(tǒng)除了要完成大量運(yùn)算處理工作外，還要實(shí)現(xiàn)慣性測(cè)量單元 IMU(陀螺儀和加速度計(jì))和GPS 等傳感器的數(shù)據(jù)采集、與外部系統(tǒng)的通信、時(shí)序邏輯控制和人機(jī)接口等功能。在這種情況下，如果僅用一片DSP 芯片，則系統(tǒng)的實(shí)時(shí)性能較差，因此多數(shù)組合系統(tǒng)都采用兩個(gè)或多個(gè)DSP 或是由一個(gè)或幾個(gè)通用的微處理器MPU 加上一個(gè)DSP 構(gòu)成主從式多處理器系統(tǒng)的方案。而目前利用DSP 與FPGA 結(jié)合的方案來(lái)處理高速的數(shù)字信號(hào)越來(lái)越被廣泛采用。