Powering DDR Memory

　　Powering DDR Memory

　　廉價的雙數(shù)據(jù)速率（DDR）內(nèi)存制造（以及后來的變種如DDR2和DDR3）提供了在臺式機和筆記本電腦的工作記憶的主體。通過對脈沖串的上邊緣和后沿時鐘進行存儲，內(nèi)存吞吐量增加了一倍，功耗僅略有增加。然而，為了最大限度地利用這種吞吐量，避免這種高頻方案的常見問題，例如，可能會無意中觸發(fā)邏輯設(shè)備的振鈴和反射，總線終端電路需要自己的電源。為了有效地工作，這種電源必須能提供主存儲器芯片組電源的一半的輸入電壓，同時能夠同時提供電源和接收器電流。

　　本文介紹了DDR內(nèi)存電源的獨特要求，然后研究了一些主要的電源控制器，以減輕設(shè)計工程師的挑戰(zhàn)。

　　Special requirements for DDR

　　Figure 1 illustrates a popular termination scheme for a computer clock distribution network designed to prevent spurious ringing and reflection that could inadvertently trigger logic devices attached to the bus. An additional advantage of this topology is that it halves the power dissipated in the clock network （when the bus is high half the time and low at other times） compared to simply terminating the line via a resistor straight to ground. The trade-off is the requirement for an additional power supply to generate VDD/2.