16bit音頻過采樣DAC的FPGA設(shè)計實現(xiàn)

基于-△噪聲整形技術(shù)和過采樣技術(shù)的數(shù)模轉(zhuǎn)換器（DAC）可以可靠地把數(shù)字信號轉(zhuǎn)換成為高精度的模擬信號。采用這一結(jié)構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點，例如極低的失配噪聲和高的可靠性，便于作為IP模塊嵌入到其他芯片系統(tǒng)中等，更重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量、音頻轉(zhuǎn)換、汽車電子等領(lǐng)域有著廣泛的應用價值。

由于非線性和不穩(wěn)定性的存在，高階-△調(diào)制器的設(shè)計與實現(xiàn)存在較大的難度。本設(shè)計綜合大量文獻中的經(jīng)驗原則和方法，首先闡述了E-△調(diào)制器的一般原理，并討論了一般結(jié)構(gòu)調(diào)制器的設(shè)計過程，然后描述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計流程。根據(jù)市場需求，設(shè)定了整個設(shè)計方案的性能指標，并據(jù)此設(shè)計了達到16bit 精度和滿量程輸入范圍的三階128倍過采樣調(diào)制器。本設(shè)計采用-△結(jié)構(gòu)，根據(jù)系統(tǒng)要求設(shè)計了量化器位數(shù)、調(diào)制器過采樣比和階數(shù)。在分析高階單環(huán)路調(diào)制器穩(wěn)定性的基礎(chǔ)上，成功設(shè)計了六位量化三階單環(huán)路調(diào)制器結(jié)構(gòu)。在16比特的輸入信號下，達到了90dB左右的信噪比。該設(shè)計已經(jīng)在Cyclone系列FPGA器件下得到硬件實現(xiàn)和驗證，并實現(xiàn)了實時音頻驗證。

測試表明，該DAC模塊輸出信號的信噪比能滿足16比特數(shù)據(jù)轉(zhuǎn)換應用的分辨率要求，并具備良好的兼容性和通用性。

本設(shè)計可作為IP核廣泛地在其他系統(tǒng)中進行復用，具有很強的應用性和一定的創(chuàng)新性。