本文研究設(shè)計(jì)了一種基于高速隔離芯片的高速串行隔離型ADC。該數(shù)字隔離型ADC頻帶寬，延時(shí)小，穩(wěn)定性高并且電路結(jié)構(gòu)簡(jiǎn)單。利用FPGA作為控制器，很好地實(shí)現(xiàn)了模數(shù)轉(zhuǎn)換和隔離傳輸。
2012-01-16 10:10:18
2233 
當(dāng)今數(shù)字系統(tǒng)和模擬系統(tǒng)已覆蓋了生活和工業(yè)生產(chǎn)的方方面面，高速ADC/DAC則是連接數(shù)字系統(tǒng)和模擬系統(tǒng)的橋梁和媒介。在前幾期文章中，聊到了從ADC到隔離式ADC的主流產(chǎn)品和性能，而今天的主題，則是
2021-10-09 09:37:465386 隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的ADC（Analog to DigitalConverter）、DAC（Digital toAnalog Converter）的指標(biāo)都提出了很高的要求。
2023-07-03 11:46:253727 
可以看到，ADC/DAC 芯片是模擬域和數(shù)字域的邊界。一旦信號(hào)轉(zhuǎn)換到數(shù)字域，所有的信號(hào)都可以通過軟件算法進(jìn)行處理和補(bǔ)償，而且這個(gè)處理過程通常不會(huì)引起額外的噪聲和信號(hào)失真，因此把 ADC/DAC 芯片前移、實(shí)現(xiàn)全數(shù)字化處理是現(xiàn)代通信、雷達(dá)技術(shù)的發(fā)展趨勢(shì)。
2023-09-20 11:16:04324 
ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。
2024-02-22 16:15:031624 
電子發(fā)燒友網(wǎng)報(bào)道（文/李寧遠(yuǎn)）當(dāng)今數(shù)字系統(tǒng)和模擬系統(tǒng)已覆蓋了生活和工業(yè)生產(chǎn)的方方面面，高速ADC/DAC則是連接數(shù)字系統(tǒng)和模擬系統(tǒng)的橋梁和媒介。在前幾期文章中，聊到了從ADC到隔離式ADC的主流產(chǎn)品
2021-10-04 10:21:587469 目錄 第一章 ADC與DAC概念 第二章 ADC與DAC原理 第三章 ADC與DAC基礎(chǔ)知識(shí)詳解 第四章 ADC與DAC 實(shí)用設(shè)計(jì)問答 .....
2011-08-03 11:42:34
如何使用逐次逼近來確定值 Sigma Delta，ΣΔ適用于高分辨率應(yīng)用 使用過采樣 使用數(shù)字過濾 流水線 最快的ADC 使用子ADC / DAC可輕松轉(zhuǎn)換最高有效位和最低有效位 非常適合高速應(yīng)用 二進(jìn)制
2018-11-01 15:54:53
（1）ADC、DAC選型時(shí)候的有個(gè)data input format 是lvds和cmos什么意思??？1. lvds是不是那個(gè)DCO+和DCO-？。這兩個(gè)信號(hào)是不是必須要從時(shí)鐘專用引腳輸入
2017-01-23 15:17:38
ADC與DACADC與DAC的原理參考電壓?? ADC與DAC都是基于參考電壓工作的，以百分?jǐn)?shù)的形式進(jìn)行工作。例如，參考電壓為3V時(shí)，ADC測(cè)定電壓為0.5就是1.5V，DAC輸出0.5就是輸出
2021-08-18 06:32:30
ADC與DAC的原理是什么？
2021-11-23 06:52:56
與 ADC 相反。在常見的數(shù)字信號(hào)系統(tǒng)中，大部分傳感器信號(hào)被化成電壓信號(hào)，而 ADC 把電壓模擬信號(hào)轉(zhuǎn)換成易于計(jì)算機(jī)存儲(chǔ)、處理的數(shù)字編碼，由計(jì)算機(jī)處理完成后，再由 DAC 輸出電壓模擬信號(hào)，該電壓
2021-08-09 07:32:37
一、DAC和ADC的介紹1.DAC（數(shù)字/模擬轉(zhuǎn)換模塊）把輸入的數(shù)字編碼，轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓輸出。2.ADC（模擬/數(shù)字轉(zhuǎn)換模塊）把輸入的模擬信號(hào)，轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字信號(hào)。
2021-08-09 09:29:47
描述該參考設(shè)計(jì)和相關(guān)的示例 Verilog 代碼可用作將 Altera FPGA 連接到德州儀器 (TI) 高速 LVDS 接口模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 的起點(diǎn)。其中說明
2018-07-24 07:38:13
概述ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號(hào)，因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA
2020-09-27 09:40:08
請(qǐng)問怎么實(shí)現(xiàn)ADC采集DAC引腳處的電壓并串口打印我已經(jīng)實(shí)現(xiàn)ADC采集引腳處的電壓串口打印和DAC串口打印設(shè)定的電壓值（如下圖）我想進(jìn)一步實(shí)現(xiàn)ADC采集DAC引腳處的電壓并串口打印 而不是ADC和DAC打印出的電壓毫無聯(lián)系
2022-08-23 10:23:21
關(guān)于高速ADC的選擇與應(yīng)用你想要的都在這里
2021-05-25 06:57:38
本人最近在學(xué)習(xí)msp430的DAC12與ADC12模塊，現(xiàn)在想先用DAC12的P6.6口輸出數(shù)字模擬電壓，再用ADC12的P6.0口采樣并用1602液晶顯示，但調(diào)試過程中一直出現(xiàn)問題，要么只能
2015-07-31 14:25:30
寬帶GSPS模數(shù)轉(zhuǎn)換器(ADC)使高速采集系統(tǒng)具備很多性能優(yōu)勢(shì)。這類ADC提供寬頻譜的可見性。然而，雖然有些應(yīng)用需要寬帶前端，但也有一些應(yīng)用要求能夠?yàn)V波并調(diào)諧到更窄的頻譜。當(dāng)需要窄帶時(shí)，ADC采樣
2019-07-22 08:41:38
隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的 ADC、DAC 的指標(biāo)都提出了很高的要求。比如在移動(dòng)通信、圖像采集等應(yīng)用領(lǐng)域中，一方面要求
2018-04-03 10:39:35
本帖最后由 瑞豐邱東科 于 2013-9-6 11:29 編輯
我這里有一些高速的ADC和DAC有興趣的可以看看,一些高速的ADC有評(píng)估板ADC:1．YA16D125：16位125MHz雙通道
2013-09-06 11:29:07
大家好，我想設(shè)計(jì)一個(gè)醫(yī)用高速DAC激勵(lì)信號(hào)源，直接通過電極作用于人體，然后用4片AD4003進(jìn)行采集。整體電路需要滿足IEC 60601醫(yī)用儀器隔離標(biāo)準(zhǔn)。但是對(duì)于高速DAC的隔離和多片ADC的隔離
2018-08-13 09:14:52
高速DAC的原理是什么？怎么使用？
2021-09-27 07:25:26
。我們從時(shí)鐘發(fā)生器的不同端口提供FPGA，ADC和DAC。 ADC接口以源同步模式運(yùn)行，數(shù)據(jù)相對(duì)于DCO信號(hào)鎖存，來自ADC和數(shù)據(jù)。在FPGA內(nèi)部，我們使用FIFO交叉時(shí)鐘域。到目前為止ADC部分還不
2020-03-12 11:12:21
要輸出正弦波，需要好幾個(gè)外設(shè)配合：Timer、DAC、DMA。TImer用來設(shè)置正弦波的頻率的；DAC顧名思義將數(shù)字量轉(zhuǎn)換成模擬量，在這里就是轉(zhuǎn)化成電壓信號(hào)；DMA直接控制DAC輸出，而不用麻煩芯片
2021-08-18 08:09:38
/ 4095算出DOR的值，DOR的值不能超過4095.答2：DAC_OutputBuffer - 輸出緩存 使能再試試3、關(guān)于STM32F103RE的DAC問：關(guān)于STM32F103RE中有幾個(gè)DAC
2014-03-14 09:30:28
你好;為什么ADC的采樣率低于DAC。4DSP FMC150高速ADC / DAC FMC模塊250 MSPS模數(shù)轉(zhuǎn)換器（ADC）800 MSPS，2x / 4x插值數(shù)模轉(zhuǎn)換器（DAC）謝謝
2020-03-25 09:46:10
大家好，我需要一個(gè)具有以下規(guī)格的FPGA：-ADC和DAC。 DAC輸出應(yīng)為直流耦合。我可以為此目的買一張子卡。-FPGA應(yīng)具有MHz范圍內(nèi)的內(nèi)部時(shí)鐘。 - 閃存或在開機(jī)時(shí)從用戶設(shè)置初始化的能力
2019-09-25 12:53:23
在pcb設(shè)計(jì)中FPGA與高速并行DAC的布線應(yīng)該注意什么？
2023-04-11 17:30:54
介紹了一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)和第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取記憶體(DDR2)的高速模數(shù)轉(zhuǎn)換(ADC)采樣數(shù)據(jù)緩沖器設(shè)計(jì)方法,論述了在Xilinx V5 FPGA中如何實(shí)現(xiàn)高速同步
2010-04-26 16:12:39
FPGA數(shù)字信號(hào)處理——基于FPGA和高速DAC的DDS設(shè)計(jì)與頻率調(diào)制（一）——X現(xiàn)如今，隨著高速模數(shù)-數(shù)模轉(zhuǎn)換技術(shù)和FPGA的發(fā)展。FPGA的高速性、并行性、高數(shù)據(jù)吞吐量與高速數(shù)模-模數(shù)轉(zhuǎn)換技術(shù)
2021-07-23 08:06:59
本文討論閉環(huán)系統(tǒng)的關(guān)鍵要素，重點(diǎn)關(guān)注模/數(shù)轉(zhuǎn)換器（ADC）和數(shù)/模轉(zhuǎn)換器（DAC）的關(guān)鍵角色。文章介紹多片高速ADC和DAC作為控制系統(tǒng)核心的關(guān)鍵作用和性能優(yōu)勢(shì)。最后，我們以MAXREFDES32和MAXREFDES71參考設(shè)計(jì)為例，介紹隔離電源和數(shù)據(jù)子系統(tǒng)在工業(yè)閉環(huán)中的應(yīng)用。
2021-04-02 07:29:24
嗨，我正在尋找使用XILINX FPGA的高速ADC（分辨率8到14位，速度從50MSPS到200MSPS）評(píng)估套件。這將是偉大的如果我可以使用ISE webpack軟件運(yùn)行板。如果有人知道請(qǐng)發(fā)給我詳細(xì)信息。謝謝，濕婆
2019-08-30 09:10:26
親愛的大家，我希望將高速ADC與串行LVDS輸出連接到virtex 7 fpga。我使用的ADC評(píng)估板是AD9635_125EBZ。我想知道如何將串行LVDS接口到FMC HPC。我對(duì)FPGA很陌生。問候，薩蘭
2020-07-26 18:27:20
將具有信號(hào)處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC)一旦執(zhí)行特定任務(wù)，FPGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都知道現(xiàn)實(shí)世界是以模擬信號(hào)而非數(shù)字信號(hào)
2019-09-19 07:51:05
有沒有具有1個(gè)通道12位的ADC，4個(gè)通道14位DAC的模塊，板子上有FPGA的板子；或者有沒有具有1個(gè)通道12位的ADC，4個(gè)通道14位DAC的模塊
2016-12-08 15:10:45
嗨，任何人都會(huì)向我提供任何內(nèi)置ADC的FPGA數(shù)據(jù)表。此外，任何帶內(nèi)部ADC的FPGA的最高速度和分辨率是多少？謝謝
2020-05-22 08:07:06
大家好?。?！我有一個(gè)virtex-6 Xc6vlx240T fpga和一個(gè)FMC150卡。 。我也是FMC150的mmcx / ssmc連接器。我無法找到訪問DAC和ADC的解決方案以及此卡的接口
2020-06-15 09:57:34
我急需一款FPGA和可以連接的ADC和DAC模塊，FPGA不需要太高端，ADC要求至少12位，采樣率幾MHz都可以，DAC要求至少4通道，14位的。主要用于數(shù)字信號(hào)處理方面的FFT運(yùn)算和數(shù)值比較。求大神推薦，謝謝!
2016-12-07 12:42:57
寫作時(shí)間：2021.6.5-23：15修改時(shí)間：第十二屆（國賽）藍(lán)橋杯單片機(jī)比賽,邏輯比較多，模塊涉及超聲波測(cè)距，ADC，DAC，DS1302。并且再次考了省賽1的一次函數(shù)DAC輸出，不過這次為
2022-01-13 07:35:31
小弟最近項(xiàng)目中要對(duì)200KHz的超聲波信號(hào)進(jìn)行采樣，采樣時(shí)長越100us，無奈MCU自帶的ADC采樣率最高才200ksps，所以希望用MCU外帶一塊高速ADC來實(shí)現(xiàn)。因?yàn)楹罄m(xù)處理要求精度比較高，所以
2018-09-27 11:45:20
請(qǐng)問高速ADC或DAC輸入時(shí)鐘占空比如果不是50%或遠(yuǎn)高于或遠(yuǎn)低于50%對(duì)ADC或DAC性能有何影響？
2018-08-16 06:09:00
請(qǐng)問高速ADC或DAC輸入時(shí)鐘占空比如果不是50%或遠(yuǎn)高于或遠(yuǎn)低于50%對(duì)ADC或DAC性能有何影響？
2023-12-13 07:28:01
。 samplesdata如何在FPGA內(nèi)部映射？3. ADC和DAC有同步時(shí)鐘嗎？ FPGA中的數(shù)據(jù)時(shí)鐘與轉(zhuǎn)換器的采樣時(shí)鐘之間有什么關(guān)系？謝謝。問候，通
2019-10-23 09:15:22
如圖所示，ADC采集被測(cè)電壓，到FPGA在FPGA中進(jìn)行運(yùn)算之后，再輸出運(yùn)算后的電壓，由DAC完成數(shù)模轉(zhuǎn)換如果我的ADC的吞吐率和DAC的吞吐率不一致，比如ADC吞吐率為1.5MSPS，而DAC的吞吐率為1MSPS，會(huì)出現(xiàn)什么情況？怎么解決？
2017-04-12 19:55:12
嗨，我正在使用Spartan 3E入門套件，我正在嘗試同時(shí)使用板載ADC和DAC。我試圖從ADC獲取樣本并通過一個(gè)樣本向DAC提供一個(gè)樣本。 ADC工作正常，但我無法啟動(dòng)DAC。有人可以給我一些建議
2019-05-31 07:52:46
嗨，您能指定哪種ADC / DAC適合Spartan 3AN入門套件嗎？是否有任何生產(chǎn)（由任何公司）并行ADC或并行DAC接口卡，我可以使用FX2 FMC連接器連接到FPGA板？TI認(rèn)為Virtex
2019-06-20 14:07:24
你好，請(qǐng)問一下，關(guān)于AD9361中ADC和DAC這部分的資料有嗎？因?yàn)槲以跀?shù)據(jù)手冊(cè)上看不到？還有就是DATA_CLK是AD的數(shù)據(jù)時(shí)鐘嗎？它是可調(diào)的嗎？ 還有就是官網(wǎng)上說：ADC和DAC的速度能到
2018-12-20 09:24:43
本人在研究所工作多年，從事了大量高端ADC和DAC的研制工作，有多種現(xiàn)成的板卡，欲尋合作者，非誠勿擾！主要產(chǎn)品有：(1)DAC產(chǎn)品：(a) 基于Euvis公司 MD662H的高性能任意信號(hào)產(chǎn)生器
2013-06-08 09:51:31
：高級(jí)模擬IC設(shè)計(jì)工程師(ADC DAC 高速接口）-上海：方向一：高速ADC/DAC方向：1） 熟悉高速SAR、pipeline、或者高速DAC的設(shè)計(jì)，在其中一個(gè)領(lǐng)域有深入的研究和豐富的經(jīng)驗(yàn)。2
2017-07-19 16:18:50
ADC和DAC基礎(chǔ):ADC和DAC基礎(chǔ)第一部分，ADC和DAC基礎(chǔ)第二部分，ADC和DAC基礎(chǔ)第三部分，ADC和DAC基礎(chǔ)第四部分,ADC和DAC基礎(chǔ)第五部分。
本系列文章分為5個(gè)部分，第一部分介紹采樣的
2009-09-23 19:08:24
0 設(shè)計(jì)了一種基于FPGA的單板單片主控器件的低成本即插即用虛擬測(cè)試系統(tǒng)。系統(tǒng)包括兩路分立信號(hào)源、一路虛擬存儲(chǔ)示波器和16路高速虛擬邏輯分析儀，結(jié)合FPGA、高速DAC/ADC設(shè)計(jì)特點(diǎn)，
2010-12-14 10:07:1216 ADC及DAC的歷史進(jìn)程概況
本文以ADC的分辨率及采樣頻率，超高速、高性能DAC，便攜式的需要，AV系統(tǒng)中的ADC及DAC及微系統(tǒng)這幾個(gè)方面介紹ADC及DAC的一些
2010-02-26 15:06:571930 
高速ADC,什么是高速ADC
背景知識(shí)：
隨著計(jì)算機(jī)技術(shù)、通信技術(shù)和微電子技術(shù)的高速發(fā)展，大大促進(jìn)了ADC技術(shù)的發(fā)展，ADC作為模擬量與數(shù)據(jù)量接
2010-03-24 13:28:019741 ADC/DAC,ADC/DAC的原理是什么?
產(chǎn)生原因 隨著現(xiàn)代科學(xué)技術(shù)的迅猛發(fā)展,特別是數(shù)字系統(tǒng)已廣泛應(yīng)用于各種學(xué)科領(lǐng)域及日常生活,微型計(jì)
2010-03-26 10:34:0721474 本內(nèi)容提供了高速ADC和DAC設(shè)計(jì)指南，ADC同計(jì)算機(jī)一樣，經(jīng)歷了低速到高速的發(fā)展過程。ADC的低速(轉(zhuǎn)換時(shí)間大于300uS )結(jié)構(gòu)有積分型、斜坡型、跟蹤型;ADC的中速(轉(zhuǎn)換時(shí)間在1uS-300uS )結(jié)構(gòu)有
2011-09-07 11:26:56141 中科院微電子研究所微波器件與集成電路研究室（四室）超高速電路課題組在超高速ADC/DAC芯片研制上取得突破性進(jìn)展，成功研制出8GS/s 4bit ADC和10GS/s 8bit DAC芯片
2012-04-26 08:55:203464 
FPGA_52_I2C_ADC_DAC，好東西，喜歡的朋友可以下載來學(xué)習(xí)。
2016-02-22 15:55:170 FPGA_51_I2C_ADC_DAC，好東西，喜歡的朋友可以下載來學(xué)習(xí)。
2016-02-22 15:55:230 本文章是關(guān)于ADC/DAC設(shè)計(jì)經(jīng)典問答，涵蓋時(shí)鐘占空比、共模電壓、增益誤差、微分相位誤差、互調(diào)失真等常見問題。
2016-08-05 15:30:034516 許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA，原因是FPGA有大量的專用DSP以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，FPGA都要和高性能的ADC和DAC進(jìn)行接口，比如
2017-02-09 05:45:011621 
本文討論閉環(huán)系統(tǒng)的關(guān)鍵要素，重點(diǎn)關(guān)注模/數(shù)轉(zhuǎn)換器（ADC）和數(shù)/模轉(zhuǎn)換器（DAC）的關(guān)鍵角色。文章介紹多片高速ADC和DAC作為控制系統(tǒng)核心的關(guān)鍵作用和性能優(yōu)勢(shì)。
2017-09-15 10:52:5111 許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA，原因是FPGA 有大量的專用DSP 以及block RAM資源，可以用于實(shí)現(xiàn)并行和流水線算法。因此，通常情況下，FPGA 都要和高性能的ADC和DAC 進(jìn)行
2017-10-18 14:41:1743 隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的 ADC、DAC 的指標(biāo)都提出了很高的要求。比如在移動(dòng)通信、圖像采集等應(yīng)用領(lǐng)域中，一方面要求
2017-11-14 12:58:4034 )收發(fā)器。然而在過去，大多數(shù)ADC和DAC不能通過這些高速串行接口進(jìn)行配置，就是說FPGA與轉(zhuǎn)換器無法與任何常用標(biāo)準(zhǔn)接口，利用高串行-解串(SERDES)帶寬。
2017-11-18 01:48:021277 將具有信號(hào)處理功能的FPGA與現(xiàn)實(shí)世界相連接，需要使用模數(shù)轉(zhuǎn)換器（ADC）或數(shù)模轉(zhuǎn)換器（DAC） 一旦執(zhí)行特定任務(wù)，FPGA系統(tǒng)必須與現(xiàn)實(shí)世界相連接，而所有工程師都知道現(xiàn)實(shí)世界是以模擬信號(hào)而非
2017-12-12 11:19:172 上千M。使用lvds來接收高速ADC產(chǎn)生的數(shù)據(jù)會(huì)很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR這種資源在FPGA的IOB中多得是（每個(gè)IO都對(duì)應(yīng)有，最后具體介紹），根本不擔(dān)心使用。
2018-06-30 10:23:0021422 
高速反串行板(HSDB)/(HSC-ADC-FPGA)
2021-04-15 20:06:2710 DSP教程---ADC和DAC(電源技術(shù)期刊是不是ei)-該文檔為DSP教程---ADC和DAC總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
2021-09-16 13:26:3018 高速ADC、DAC測(cè)試原理及測(cè)試方法(通信電源技術(shù)2020年16期)-隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的ADC、DAC的指標(biāo)都提出
2021-09-16 17:29:3035 blog高速ADC、DAC測(cè)試原理及測(cè)試方法(肇慶理士電源技術(shù)有限公司招聘)-隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的ADC、DAC的指標(biāo)
2021-09-17 09:17:2827 單片機(jī)人門--ADC和DAC(核達(dá)中遠(yuǎn)通電源技術(shù)有限公司)-該文檔為單片機(jī)人門--ADC和DAC講解文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
2021-09-22 18:03:5514 ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口。FPGA經(jīng)常用來采集中高頻信號(hào)，因此使用并行ADC和DAC居多。本文將介紹如何使用FPGA驅(qū)動(dòng)并行ADC和并行DAC芯片。
2022-04-21 08:55:225774 原文標(biāo)題：編輯推薦：高速ADC測(cè)試和評(píng)估應(yīng)用筆記 文章出處：【微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。 ? ? ? 審核編輯：彭靜
2022-07-04 11:21:20853 本文章是關(guān)于ADC/DAC設(shè)計(jì)經(jīng)典問答，涵蓋時(shí)鐘占空比、共模電壓、增益誤差、微分相位誤差、互調(diào)失真等常見問題。
2023-02-09 14:48:45535 本文開始，我們介紹下項(xiàng)目中設(shè)計(jì)的并行LVDS高速DAC接口設(shè)計(jì)，包括DAC與FPGA硬件接口設(shè)計(jì)、軟件設(shè)計(jì)等。
2023-06-07 10:25:05349 
隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的ADC（Analog to DigitalConverter）、DAC（Digital toAnalog Converter）的指標(biāo)都提出了很高的要求。
2023-07-07 11:45:563214 
的ADC和DAC進(jìn)行接口，比如e2v EV10AQ190低功耗四通道10-bit 1.25 Gsps ADC和EV12DS130A內(nèi)建4/2:1 MUX的低功耗12-bit 3 Gsps DAC
2023-07-13 12:00:022809 
并行接口的ADC、DAC的測(cè)試方法 ADC和DAC是兩種最常見的數(shù)據(jù)轉(zhuǎn)換器，用于模數(shù)（ADC）和數(shù)模（DAC）轉(zhuǎn)換。在進(jìn)行并行接口的ADC和DAC測(cè)試之前，我們需要了解并行接口的工作原理以及測(cè)試
2023-11-07 10:21:45857 電子發(fā)燒友網(wǎng)站提供《Σ-Δ型ADC和DAC.pdf》資料免費(fèi)下載
2023-11-22 15:02:341
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論