VHDL的基本描述語句設(shè)計

圖6-1? 3-8譯碼器
下面我們用VHDL語言來描述一個3-8譯碼器。
第一種：
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY decoder3_8 IS
?PORT(
??A, B,C,G1,G2A,G2B:? IN?STD_LOGIC;
??Y: OUT?STD_LOGIC_VECTOR(7 DOWNTO 0));
END decoder3_8;
ARCHITECTURE fun OF decoder3_8 IS
?SIGNAL indata: STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
?indata <= C&B&A;
encoder:
?PROCESS (indata, G1, G2A,G2B)
?BEGIN
??IF (G1='1' AND G2A='0' AND G2B='0') THEN
???CASE indata IS
????WHEN "000"=>Y<="11111110";
????WHEN "001"=>Y<="11111101";
????WHEN "010"=>Y<="11111011";
????WHEN "011"=>Y<="11110111";
????WHEN "100"=>Y<="11101111";
????WHEN "101"=>Y<="11011111";
????WHEN "110"=>Y<="10111111";
????WHEN "111"=>Y<="01111111";
????WHEN OTHERS =>Y<="XXXXXXXX";
???END CASE;
??ELSE
???Y<="11111111";
??END IF;
?END PROCESS encoder;
?END fun;
五? 實(shí)驗(yàn)步驟
1 請參考以上程序設(shè)計一4-16譯碼器。
2 將編輯好的4-16譯碼器進(jìn)行編譯和仿真。
3輸入信號接實(shí)驗(yàn)箱的撥碼開關(guān)，輸出信號接發(fā)光二極管。改變撥碼開關(guān)的狀態(tài)，觀察實(shí)驗(yàn)結(jié)果。
4將ByteBlaster電纜的一端與計算機(jī)的并行口相連，另一端10針陰頭與實(shí)驗(yàn)板的插座相連。
5 選擇菜單命令Options/Hardware Setup，出現(xiàn)圖3-67所示設(shè)置編程硬件對話框。在Hardware Type欄的下拉條中選擇Byte Blaster；
6 單擊Configure按鈕，即開始配置器件。若器件或電纜或電源有問題，則會產(chǎn)生錯誤警告信息。

六? 記錄實(shí)驗(yàn)結(jié)果并完成實(shí)驗(yàn)報告
記錄實(shí)驗(yàn)結(jié)果。同時編程完成2-4譯碼器，同前，對譯碼器造表，得到其真值表，并分析其運(yùn)算結(jié)果的正確性。