您好，歡迎來電子發(fā)燒友網(wǎng)！ ，新用戶？[免費注冊]

您的位置：電子發(fā)燒友網(wǎng)>源碼下載>VHDL/Verilog/EDA源碼>

VHDL語言設(shè)計實體的基本結(jié)構(gòu)

大?。?/span>3.17 MB 人氣： 2018-03-30 需要積分：0

推薦 + 挑錯 + 收藏(0) + 用戶評論（0）

前往下載地址

　　VHDL語言是一種在EDA設(shè)計中廣泛流行的硬件描述語言，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL語言的句法、語言形式和描述風(fēng)格十分類似于一般的計算機(jī)高級語言，是目前硬件描述語言中應(yīng)用最為廣泛的一種。

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論，獲取積分！ 請遵守相關(guān)規(guī)定！

      ?