VHDL的硬件描述語(yǔ)言基礎(chǔ)詳細(xì)資料說(shuō)明

本文檔的主要內(nèi)容詳細(xì)介紹的是VHDL的硬件描述語(yǔ)言基礎(chǔ)詳細(xì)資料說(shuō)明包括了：簡(jiǎn)介，基本結(jié)構(gòu)，基本數(shù)據(jù)類(lèi)型，設(shè)計(jì)組合電路，設(shè)計(jì)時(shí)序電路，設(shè)計(jì)狀態(tài)機(jī)，大規(guī)模電路的層次化設(shè)計(jì)，F(xiàn)unction and Procedure

　　傳統(tǒng)數(shù)字電路設(shè)計(jì)方法不適合設(shè)計(jì)大規(guī)模的系統(tǒng)。工程師不容易理解原理圖設(shè)計(jì)的功能。

　　 眾多軟件公司開(kāi)發(fā)研制了具有自己特色的電路硬件描述語(yǔ)言（ Hardware DescriptionLanguage，HDL），存在著很大的差異，工程師一旦選用某種硬件描述語(yǔ)言作為輸入工具，就被束縛在這個(gè)硬件設(shè)計(jì)環(huán)境之中。因此，硬件設(shè)計(jì)工程師需要一種強(qiáng)大的、標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，作為可相互交流的設(shè)計(jì)環(huán)境。

　　用于設(shè)計(jì)復(fù)雜的、多層次的設(shè)計(jì)。支持設(shè)計(jì)庫(kù)和設(shè)計(jì)的重復(fù)使用

　　與硬件獨(dú)立，一個(gè)設(shè)計(jì)可用于不同的硬件結(jié)構(gòu)，而且設(shè)計(jì)時(shí)不必了解過(guò)多的硬件細(xì)節(jié)。

　　有豐富的軟件支持VHDL的綜合和仿真，從而能在設(shè)計(jì)階段就能發(fā)現(xiàn)設(shè)計(jì)中的Bug，縮短設(shè)計(jì)時(shí)間，降低成本。

　　更方便地向ASIC過(guò)渡

　　VHDL有良好的可讀性，容易理解。