JTAG第二篇：JTAG的基本工作流程

以最常見的Xilinx FPGA平臺為例，一般是一臺裝有iMPACT軟件的PC端通過一根USB Cable連接到開發(fā)板上。Cable的一端使用USB接口，與PC相連；另一端為JTAG接口，與開發(fā)板相連。

不討論USB驅(qū)動、傳輸及操作系統(tǒng)的內(nèi)容,不討論Cable的工作細節(jié)。那么整個步驟就是，iMPACT軟件發(fā)出一些指令，傳遞到Cable中去；Cable接收到指令后，運行TAP狀態(tài)機，把適當?shù)臄?shù)據(jù)（指令數(shù)據(jù)和傳輸?shù)臄?shù)據(jù)）通過JTAG的四根通信接口傳遞到FPGA中去，并進行讀取操作。

可以看到，上次介紹的JTAG TAP狀態(tài)機在其中起到的關鍵作用，有連接的關系，又有隔離的意思。

這就有兩個問題，如何控制軟件往支持JTAG的cable發(fā)數(shù)據(jù)，和FPGA收到的數(shù)據(jù)是什么。

具體說，就是用戶發(fā)出什么樣的指令，讓軟件發(fā)出信息給cable，然后cable又發(fā)出什么樣的信息給FPGA，F(xiàn)PGA會執(zhí)行讀取IDCODE的操作。

在PC端的操作，是JTAG標準的一部分，叫SVF（Serial Vector Format）。編寫SVF命令，然后任意一款支持JTAG的工具都可以發(fā)出正確的JTAG信號給FPGA芯片。

這就像書寫C語言或者HDL語言一樣，只要書寫正確，就能實現(xiàn)正確的功能，至于是軟件功能還是硬件網(wǎng)表，由于已經(jīng)是非常成熟的了，可以不用非常在意。JTAG已經(jīng)成為IEEE標準，所以SVF如何翻譯成底層信號，已經(jīng)Cable收到怎么樣的數(shù)據(jù)來控制TAP狀態(tài)機，已經(jīng)標準化，不用關心這個細節(jié)。

而另一端，F(xiàn)PGA收到的是什么數(shù)據(jù)，這個取決于FPGA本身寄存器的定義?；蛘叱蔀锽oundary-Scan Instructions.

到這里 JTAG整個鏈接，分為了兩部分。軟件操作命令SVF和硬件指令寄存器。 以后會對這兩部分分別展開描述。

會先對JTAG硬件指令寄存器進行介紹，比如介紹IDCODE指令。然后在介紹SVF，這樣，有條件的就可以書寫SVF然后實際測試下了。