JTAG的基本原理

1、簡(jiǎn)介

JTAG的英文名稱為Joint Test Action Group，中文名字叫做聯(lián)合測(cè)試工作組，是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行在線仿真、調(diào)試，它在芯片內(nèi)部封裝了專門的測(cè)試電路 TAP （ Test Access Port ，測(cè)試訪問口），通過專用的JTAG測(cè)試工具對(duì)芯片進(jìn)行測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如以以ARM為核心的手機(jī)CPU、DSP、FPGA等芯片都會(huì)帶JTAG接口。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。

?? ? ? ? ? ? ? ? ? ? ??

2、接口

JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，JTAG最初是用來對(duì)芯片進(jìn)行測(cè)試的，JTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP（Test Access Port；測(cè)試訪問口）通過專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。如今，JTAG接口還常用于實(shí)現(xiàn)ISP（In-SystemProgrammer，在系統(tǒng)編程），對(duì)FLASH等器件進(jìn)行編程。

JTAG調(diào)試接口有TMS、TCK、TDI、TDO四根調(diào)試信號(hào)，可選信號(hào)腳為：TRST、RESET復(fù)位信號(hào)和RTCK（同步時(shí)鐘）。

TRST：JTAG復(fù)位，連接到目標(biāo)CPU的nTRST引腳，用于復(fù)位CPU調(diào)試接口的TAP控制器；目標(biāo)板上應(yīng)將此腳上拉到高電位，避免意外復(fù)位；

3、JTAG功能

JTAG是最基本的通訊協(xié)議之一，大家可以理解為與RX、TX以及USB的道理一樣，只是一種通訊手段，但與RX TX以及USB有很重大的不同，那就是這個(gè)JTAG協(xié)議是最底層的，說的通俗一點(diǎn)，一般來說，手機(jī)里邊，CPU是老大，妥妥的吧？但在JTAG面前，他就變得不那么回事了，JTAG協(xié)議就是用來控制CPU的，在JTAG面前CPU變成嘍啰了。一般的協(xié)議是求著CPU讀寫字庫的程序，但JTAG可以讀寫CPU的程序，命令讓CPU啥活都干，擒賊先擒王，JTAG就是屠龍刀。

所有的手機(jī)CPU都支持JTAG協(xié)議，也必須支持JTAG協(xié)議，因?yàn)镃PU里邊的數(shù)據(jù)只有通過JTAG功能才能寫入，在內(nèi)部數(shù)據(jù)錯(cuò)亂的時(shí)候或者其他部分重要數(shù)據(jù)錯(cuò)亂的時(shí)候，CPU可能就不理會(huì)RX TX或者USB了，在這個(gè)時(shí)候，用JTAG協(xié)議功能，強(qiáng)制手機(jī)CPU乖乖的干活。

說的簡(jiǎn)單一點(diǎn)，讓大家理解，就是在CPU由于軟件原因不聯(lián)機(jī)的時(shí)候，JTAG是唯一能夠恢復(fù)這部分軟件的工具。JTAG能夠指揮CPU干任何事，在JTAG面前CPU只是一個(gè)馬仔。

A.下載器，即燒寫軟件到FLASH里；

B.用于調(diào)試程序，通過JTA接口可以調(diào)試電路板上的程序，跟醫(yī)生的聽診器似的，可探聽芯片內(nèi)部小心思；

C.邊界掃描，可以訪問芯片內(nèi)部的信號(hào)邏輯狀態(tài)，還有芯片引腳的狀態(tài)等等。

4、JTAG的引腳定義

a)Test Clock Input (TCK)------測(cè)試時(shí)鐘輸入，TCK在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的；

b)Test Mode Selection Input (TMS) ----測(cè)試模式選擇，TMS用來設(shè)置JTAG口處于某種特定的測(cè)試模式，TMS信號(hào)在TCK的上升沿有效，TMS在IEEE1149.1標(biāo)準(zhǔn)里也是強(qiáng)制要求的；

c)Test Data Input (TDI)------測(cè)試數(shù)據(jù)輸入，所有的數(shù)據(jù)都是通過TDI接口串行輸入的，TDI在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的；

d)Test Data Output (TDO)------測(cè)試數(shù)據(jù)輸出，所有的數(shù)據(jù)都是通過TDO接口串行輸出的，TDO在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的；

e)Test Reset Input (TRST)------測(cè)試復(fù)位，輸入引腳，低電平有效，這個(gè)信號(hào)接口在IEEE 1149.1標(biāo)準(zhǔn)里是可選的，并不是強(qiáng)制要求的。

f)(VTREF) -----參考電壓信號(hào)，這個(gè)引腳一般直接連接VCC。用于檢查目標(biāo)板是否供電，直接與目標(biāo)板VDD聯(lián)，并不向外輸出電壓，這個(gè)引腳也是強(qiáng)制要求的；

g)目標(biāo)板參考電壓信號(hào)。Return Test Clock (RTCK) ----由芯片返回給仿真器的時(shí)鐘信號(hào),用來同步TCK信號(hào)的產(chǎn)生，不使用時(shí)直接接地，不是必選的；

h)System Reset ( nSRST)------與目標(biāo)板上的系統(tǒng)復(fù)位信號(hào)相連,可以直接對(duì)目標(biāo)系統(tǒng)復(fù)位，同時(shí)可以檢測(cè)目標(biāo)系統(tǒng)的復(fù)位情況，為了防止誤觸發(fā)應(yīng)在目標(biāo)端加上適當(dāng)?shù)纳侠?a target="_blank">電阻；

i)GND------公共地信號(hào)。

雖然TRST、nSRST是可選的信號(hào)；但一般都建議接上，使得仿真器能夠在連接器件前對(duì)器件進(jìn)行復(fù)位，以獲得較理想的初始狀態(tài)，便于后續(xù)仿真。

由于JTAG在實(shí)驗(yàn)室調(diào)試的時(shí)候經(jīng)常使用排線連接，為了增強(qiáng)抗干擾能力，在每條信號(hào)線間加上地線就出現(xiàn)了這種20針的接口。但事實(shí)上，RTCK、USERIN、USER OUT一般都不使用，于是還有一種14針的接口。對(duì)于實(shí)際開發(fā)應(yīng)用來說，由于實(shí)驗(yàn)室電源穩(wěn)定，電磁環(huán)境較好，干擾不大。

5、20、14、10 pin JTAG的引腳關(guān)系

值得注意的是，不同的IC公司會(huì)自己定義自家產(chǎn)品專屬的Jtag頭，來下載或調(diào)試程序。嵌入式系統(tǒng)中常用的20、14、10pin JTAG的信號(hào)排列如下：

需要說明的是，上述JTAG管腳的名稱是對(duì)IC而言的。例如TDI腳，表示該腳應(yīng)該與IC上的TDI腳相連，而不是表示數(shù)據(jù)從該腳進(jìn)入download cable。實(shí)際上10針的只需要接4根線，4號(hào)是自連回路，不需要接，1，2接的都是1管腳，而8，10接的是GND，也可以不接。
責(zé)任編輯：彭菁