Vivado的helloword程序（一）：硬件工程部分 - 全文

硬件平臺(tái)：ZedBoard
軟件平臺(tái)：vivado2013.3

本示例通過綜合、實(shí)現(xiàn)，生成比特流，發(fā)送到SDK實(shí)現(xiàn)。
啟動(dòng)vivado并且創(chuàng)建一個(gè)項(xiàng)目
根據(jù)提示操作一步步創(chuàng)建新項(xiàng)目的時(shí)候記得選擇RTL Project

Vivado的helloword程序（一）：硬件工程部分

板子選擇ZedBoard，其他默認(rèn)。

Vivado的helloword程序（一）：硬件工程部分

創(chuàng)建一個(gè)IP綜合設(shè)計(jì)
在IP Integrator中選擇Create Block Design

Vivado的helloword程序（一）：硬件工程部分

在Create Block Design彈出頁，為IP子系統(tǒng)設(shè)計(jì)定義個(gè)名字

Vivado的helloword程序（一）：硬件工程部分

在IP子系統(tǒng)中，在中間的Diagram中選擇Add IP

Vivado的helloword程序（一）：硬件工程部分

在搜索頁，輸入zynq找到ZYNQ7 Processing System IP

Vivado的helloword程序（一）：硬件工程部分

在Diagram頁，點(diǎn)擊Run Block Automation,然后Run Block Automation對(duì)話框打開，選擇/processing_system7_1，這時(shí)，會(huì)出現(xiàn)一個(gè)對(duì)話框，這個(gè)IP核會(huì)自動(dòng)為FIXED_IO和DDR接口創(chuàng)建外部連接，點(diǎn)擊OK。

Vivado的helloword程序（一）：硬件工程部分

用同樣的方法，我們?cè)黾油庠O(shè)，在Diagram右擊，選擇Add IP，在搜索頁，輸入gpio找到AXI GPIO IP，點(diǎn)擊enter確認(rèn)添加，重復(fù)上述步驟，輸入axi bram添加AXI BRAM Controller；輸入block加入Block Memory Generator。完成之后的窗口如下所示：

Vivado的helloword程序（一）：硬件工程部分

根據(jù)要求定制IP核
雙擊Block Memory Generator進(jìn)入Re-?-customize IP界面，在Basic頁，將Mode設(shè)置為BRAM Controller，Memory Type設(shè)置為True Dual Port RAM。其中AXI BRAM Controller為Block Memory Generator提供AXI內(nèi)存映射接口。

Vivado的helloword程序（一）：硬件工程部分

通過點(diǎn)擊連接點(diǎn)并拖動(dòng)連線將Block Memory Generator與AXI BRAM Controller連接起來

Vivado的helloword程序（一）：硬件工程部分

使用Designer Assistance
Block Designer Assistance可以幫助我們將AXI GPIO和AXI BRAM Controller連接到Zynq-7000 PS。
1.點(diǎn)擊Run Connection Automation然后選擇/axi_gpio_1/s_axi將GPIO IP和BRAM Controller連接到Zynq PS上

Vivado的helloword程序（一）：硬件工程部分

2.再次選擇Run Connection Automation，連接/axi_gpio_1/gpio，然后會(huì)彈出一個(gè)對(duì)話框，選擇板子接口為leds_8bits。這一步可是配置IP核，創(chuàng)建一些必要的文件約束（XDC）

Vivado的helloword程序（一）：硬件工程部分

3.再次再次選擇Run Connection Automation，選擇剩下的/axi_bram_ctrl_1/S_AXI選項(xiàng)，這樣就完成了Zynq7 PS與AXI BRAM Controller的連接。布局完成的連線如下所示：

Vivado的helloword程序（一）：硬件工程部分

打開Address Editor標(biāo)簽頁，這里是我們所使用的IP的內(nèi)存映射，在這里有兩個(gè)IP：GPIO和BRAM Controller，一般來說Vivado會(huì)自動(dòng)分配這些內(nèi)存映射，我們也可以修改它，這里把AXI BRAM Controller改成64K。

Vivado的helloword程序（一）：硬件工程部分

保存配置（CTRL+S）；
在工具欄那里，通過Validate Design按鈕運(yùn)行DRC（Design-Rules-Check）

Vivado的helloword程序（一）：硬件工程部分

如果成功會(huì)彈出成功的對(duì)話框。

生成HDL設(shè)計(jì)文件
在Sources窗口，右擊頂層子系統(tǒng)設(shè)計(jì)選擇Generate Output Products，這會(huì)生成用于結(jié)構(gòu)圖IP核的源文件和相關(guān)的約束文件。

Vivado的helloword程序（一）：硬件工程部分

還是在頂層子系統(tǒng)設(shè)計(jì)選擇Create HDL Wrapper創(chuàng)建一個(gè)頂層HDL文件

Vivado的helloword程序（一）：硬件工程部分

完成設(shè)計(jì)并生成比特流
在Flow Navigator中,點(diǎn)擊Generate Bitstream完成設(shè)計(jì)并生成比特流（這一步時(shí)間會(huì)很長）

Vivado的helloword程序（一）：硬件工程部分

在生成比特流后，選擇Open Implemented Design

Vivado的helloword程序（一）：硬件工程部分

將硬件信息導(dǎo)入到SDK
在這一步，我們將硬件信息導(dǎo)入到SDK，這一步需要將板子電源接上，并且把PROG和UART都已經(jīng)連接電腦。具體如下所示：

1.在Flow Navigator,選擇Open Block激活I(lǐng)P綜合設(shè)計(jì)。

Vivado的helloword程序（一）：硬件工程部分

從Vivado菜單中選擇Export Hardware for SDK，

Vivado的helloword程序（一）：硬件工程部分

在彈出的對(duì)話框中，確保Export Hardware，Include bitstream，Launch SDK都已經(jīng)選擇了。

Vivado的helloword程序（一）：硬件工程部分

至此，硬件部分結(jié)束，開始在SDK進(jìn)行軟件部分的操作。

閱讀全文

上一頁 1 2全文

評(píng)論

相關(guān)推薦

Vivado 實(shí)現(xiàn)

先給大家簡單快速地介紹一下 Vivado 集成設(shè)計(jì)環(huán)境，即 IDE。當(dāng)打開 Vivado 工程后，會(huì)有一個(gè)工程概要，向您介紹工程的設(shè)置、警告和錯(cuò)誤信息以及工程的一般狀態(tài)。

2012-04-25 09:00:43

6408

電子工程師盛宴！LINE臺(tái)灣研發(fā)工程部擴(kuò)大人才

LINE首度在臺(tái)舉辦LINE Taiwan TechPulse，廣邀在地開發(fā)合作伙伴共襄盛舉，會(huì)中除介紹LINE平臺(tái)上的五大開發(fā)套件外，也公開三大研發(fā)工程部門的團(tuán)隊(duì)文化，宣布擴(kuò)大全球人才，希望吸引各方好手一起加入LINE為行動(dòng)世代開發(fā)各種創(chuàng)新應(yīng)用!

2016-12-27 11:36:19

887

Fingerprint Cards在華成立客戶工程部門

世界領(lǐng)先的生物識(shí)別技術(shù)公司Fingerprint Cards （簡稱Fingerprints）宣布在中國成立客戶工程部門，這個(gè)部門的研發(fā)團(tuán)隊(duì)主要為全球及本地的移動(dòng)設(shè)備OEM客戶提供服務(wù)。在此之前，F(xiàn)ingerprints 在全球設(shè)有四個(gè)研發(fā)中心，這個(gè)在華新設(shè)的客戶工程部門是該公司在研發(fā)投入方面的重大舉措。

2018-04-27 10:06:01

10499

Vivado工程模式和非工程模式的比較

01. Vivado的兩種工作模式 Vivado設(shè)計(jì)有工程和非工程兩種模式： 1. 工程模式：工程模式是使用Vivado Design Suite自動(dòng)管理設(shè)計(jì)源文件、設(shè)計(jì)配置和結(jié)果，使用圖形化

2020-11-09 17:15:47

3884

如何實(shí)現(xiàn)基于FPGA Vivado的74系列IP封裝呢？

雙擊桌面圖標(biāo)打開Vivado 2017.2，或者選擇開始>所有程序>Xilinx Design Tools> Vivado 2017.2>Vivado 2017.2；

2023-07-30 09:39:11

403

Vivado 2013.4異常程序終止（11）

大家好，我正在嘗試在Vivado 2013.4上運(yùn)行實(shí)施。我正在使用synplify_proI-2014.03-SP1合成我的設(shè)計(jì)。我能夠合成設(shè)計(jì)并導(dǎo)入并正確創(chuàng)建一個(gè)新的vivado項(xiàng)目。當(dāng)我嘗試

2018-10-18 14:40:02

Vivado 2015.4硬件管理器收到錯(cuò)誤

你好，我試圖在SDK中運(yùn)行基本的“Hello world”程序，但我不斷收到錯(cuò)誤：在vivado硬件管理器中，我看到連接的2個(gè)設(shè)備，但arm_dap_0設(shè)備具有N / A狀態(tài)，而xc7z010_1

2020-04-20 09:12:04

Vivado 2016.4-2017.2在硬件管理器中崩潰

嗨，我是新來的，這似乎論壇的這一部分是我的問題的最佳位置。如果有更好的地方發(fā)布或移動(dòng)它，請(qǐng)告訴我。我已經(jīng)購買了一個(gè)Zedboard，并嘗試根據(jù)Zedboard論壇上的建議升級(jí)到更新版本的Vivado

2018-11-01 16:10:41

Vivado 2017.3.1更新程序錯(cuò)誤

我已經(jīng)安裝了Vivado 2017.3當(dāng)我打開電腦時(shí)，我收到了Vivado 2017.3.1更新的通知。按下“下一步”按鈕后運(yùn)行更新程序時(shí)，我進(jìn)入附件中顯示的頁面，該頁面為空白，“下一步”按鈕不執(zhí)行

2019-01-02 14:47:49

Vivado SDk 沒有 PL 工程，能否打開SDK程序進(jìn)行工作

請(qǐng)問在Xilinx Vivado之中，沒有PL的工程，能否直接開啟SDK程序，并固化程序到ZYNQ的芯片之上

2021-03-29 17:22:00

Vivado工程源碼大瘦身

`特權(quán)同學(xué)原創(chuàng)，轉(zhuǎn)載請(qǐng)保留署名Vivado的工程文件包含了源碼、IP、設(shè)置和各種編譯的中間文件，動(dòng)輒上百M(fèi)B甚至上GB，非常占硬盤?？梢酝ㄟ^以下步驟對(duì)編譯過的工程進(jìn)行瘦身，只預(yù)留必要的設(shè)置、IP

2020-08-17 08:41:25

Vivado硬件平臺(tái)更新后Vitis工程如何更新

立的硬件平臺(tái)上右擊，選擇Update Hardware Specification，選擇最新導(dǎo)出的硬件平臺(tái)文件；　　　　在建立的應(yīng)用工程上，選擇應(yīng)用工程對(duì)應(yīng)的硬件平臺(tái)，將上一個(gè)目錄的硬件平臺(tái)Remove，否則刪除上一個(gè)VITIS目錄后，目前移動(dòng)以后的VITIS工程編譯會(huì)出錯(cuò)。

2021-01-15 16:46:02

Vivado硬件管理無法識(shí)別電路板是怎么回事

你好，我需要一些幫助。上電時(shí)，我的開發(fā)板DS1 LED發(fā)紅光，Vivado硬件管理無法識(shí)別電路板。它工作正常，但在最后一次電源循環(huán)后，這個(gè)問題出現(xiàn)了。嘗試過電源循環(huán)，閃存編程（由于vivado硬件管理不再認(rèn)可電路板，因此沒有成功）。我沒有想法。有任何想法嗎。謝謝

2020-05-25 06:33:33

Vivado下按鍵實(shí)驗(yàn)詳解

　　適用于板卡型號(hào)：　　AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG　　實(shí)驗(yàn)Vivado工程為

2021-01-22 06:46:21

Vivado與ISE的開發(fā)流程以及性能差異

的 Xilinx Platform Studio(XPS) 和 Vivado 的 IP Integrator 都是用于設(shè)計(jì)嵌入式硬件系統(tǒng)的環(huán)境，但是它們的用戶界面迥然不同。XPS 使用一系列的下拉

2021-01-08 17:07:20

Vivado中綜合，實(shí)現(xiàn)，編程和調(diào)試工程可能會(huì)出現(xiàn)的問題及解決方案

和調(diào)試PRX100-D開發(fā)板注意事項(xiàng)1.與Vivado軟件本身相關(guān)的問題Vivado在添加新的工程/HDL文件后會(huì)自動(dòng)崩潰退出這一問題出現(xiàn)在2018.2版本中。Xilinx官方網(wǎng)站上說明在2017.1版本

2021-07-31 09:09:20

Vivado之中，沒有PL工程，能否打開SDK程序進(jìn)行工作

我目前遇到的問題是，我的同事只給一個(gè)SDK程序，但沒有給PL工程文檔，打開vivado的時(shí)候是使用其他的PL工程，進(jìn)去SDK程序查看程序，我納悶的是PL的部分只給了一個(gè).bit文檔，這是幾個(gè)意思，是否能實(shí)現(xiàn)工作、固化程序、debug已及run是否執(zhí)行？

2021-03-29 17:29:14

Vivado使用指南

的編譯狀態(tài)，以及Vivado工具的運(yùn)行狀態(tài)。3.2.5 流程導(dǎo)航器此窗口可以輕松訪問指導(dǎo)設(shè)計(jì)從開始到結(jié)束所需的工具和命令，從項(xiàng)目管理開始，包括設(shè)計(jì)輸入，在程序和調(diào)試部分中以比特流文件生成結(jié)束，仿真，綜合

2019-07-18 15:40:33

Vivado使用指南

2023-09-06 17:55:44

Vivado常見問題大合集

Vivado常見問題集錦目前在學(xué)習(xí)FPGA的基本知識(shí)，之前只是在數(shù)電實(shí)驗(yàn)課上簡單的寫過幾個(gè)小程序，現(xiàn)在屬于兩條腿走路，一邊做硬件一邊分出一定的時(shí)間做FPGA開發(fā)。我的開發(fā)板使用的是賽靈思旗下

2022-01-06 06:12:30

Vivado怎么生成部分位文件？

HI，我正在使用Vivado 2014.2和SDK 2014.2進(jìn)行部分重新配置的項(xiàng)目。我想使用AXIHWICAP IP執(zhí)行部分重新配置，我必須生成部分位文件。但是Vivado工具沒有部分重新配置許可證。有沒有任何方法可以生成部分位文件？謝謝，迪夫亞

2020-05-19 08:51:54

Vivado生成IP核

在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因?yàn)?b class="flag-6" style="color: red">工程中很多IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個(gè)問題，還請(qǐng)大神告知是怎么回事？

2023-04-24 23:42:21

helloword程序如何修改makefile？

按照芯來官方教程使用命令make mcs 的確是可以生成mcs文件，這個(gè)文件就是helloword程序，請(qǐng)問如何修改makefile，將別的文件生成mcs。我的情況是將軟件編譯的.verilog文件

2023-08-12 07:39:10

helloword測(cè)試程序下載到開發(fā)板里出現(xiàn)錯(cuò)誤如何去解決呢

helloword測(cè)試程序下載到開發(fā)板里面出現(xiàn)這種情況

2021-12-31 07:23:16

helloword測(cè)試程序下載到開發(fā)板里面出現(xiàn)這種情況Segmentation fault是為什么？

helloword測(cè)試程序下載到開發(fā)板里面出現(xiàn)這種情況Segmentation fault是為什么？

2022-01-13 06:29:20

vivado sdk中，zynq的arm boot不起來

時(shí)arm啟動(dòng)失敗。兩個(gè)程序都在同一硬件環(huán)境，同一sdk工程中。如果將memery_test工程里的代碼換成hello world的代碼，則同樣能正常運(yùn)行。我總結(jié)了一下，和代碼沒關(guān)系，和硬件環(huán)境（vivado工程）沒關(guān)系，實(shí)在不清楚是哪里出問題了，還請(qǐng)各位能多多給點(diǎn)建議。謝謝了。

2016-12-20 12:38:45

vivado帶ip核的工程封裝

請(qǐng)教一下，vivado怎么把帶ip核的工程進(jìn)行封裝，保證代碼不可見，可以通過端口調(diào)用。我嘗試了以下方法，ippackage，如果要在另一個(gè)程序里調(diào)用，也要提供源代碼；另一個(gè)方法是將網(wǎng)表文件edf文件與端口聲明結(jié)合，這種方法只能實(shí)現(xiàn)不帶ip核的封裝

2017-07-14 09:18:30

vivado建立AD9361配置工程總是彈出out of memory錯(cuò)誤

我采用的是vivado2014.2版本，使用的是下面這個(gè)代碼例程。在建立zedbord開發(fā)板例程過程中沒有問題，也能通過在硬件上的測(cè)試。但是在建立基于KC705工程的時(shí)候vivado工具總是在

2018-10-08 16:37:04

一個(gè)完整的PLC工程中包括哪些部分

Twincat是什么？一個(gè)完整的PLC工程中包括哪些部分？

2021-09-23 07:20:38

硬件SPI下再加模擬SPI程序，這部分程序簡單嗎？

我的有部分程序是硬體SPI程序，但是51的是模擬SPI，所以需要再硬件SPI下再加模擬SPI程序，這部分程序簡單嗎？我是初學(xué)者，不是很懂。

2016-09-08 14:56:03

Arch Linux上的Vivado 2018.2安裝程序掛斷

28的問題的帖子。我遇到安裝問題，安裝文件安裝完成但安裝程序在生成已安裝部件列表時(shí)會(huì)掛起，安裝日志的最后一行除安裝程序試圖調(diào)用Vivado二進(jìn)制文件之外沒有顯示多少Tcl腳本生成已安裝的設(shè)備列表。嘗試

2019-01-08 10:04:15

DO-VIVADO-DEBUG-USB-II-G-FL

VIVADO DEBUG FLOATING LICENSE

2023-03-30 12:04:13

DO-VIVADO-DEBUG-USB-II-G-NL

VIVADO DEBUG NODE-LOCKED LICENSE

2023-03-30 12:04:13

EF-VIVADO-DEBUG-FL

VIVADO DEBUG FLOATING LICENSE

2023-03-30 12:04:13

EF-VIVADO-DEBUG-NL

VIVADO DEBUG NODE-LOCKED LICENSE

2023-03-30 12:04:13

FPGA入門開發(fā)完整流程（Vivado2020+Verilog）精選資料分享

一、總體流程開發(fā)工具：Vivado2020VerilogARTIX-7 FPGA AX7035這是我做的完整流程，涉及到初級(jí)開發(fā)的功能；新建工程：（RTL Project）芯片選型；編寫程序：源文件

2021-07-22 07:35:26

makefile交叉編譯helloword.bin然后在開發(fā)板上運(yùn)行怎么操作？

我想編譯自己的應(yīng)用程序在開發(fā)板上跑，看了手冊(cè)里面只寫到用Qt編譯helloword.bin然后在開發(fā)板上運(yùn)行，但是我不想用Qt,直接makefile交叉編譯要怎么操作呢

2021-12-31 07:26:31

xilinx EDF已經(jīng)綜合過的網(wǎng)表文件怎樣添加到Vivado工程中?

xilinx EDF已經(jīng)綜合過的網(wǎng)表文件怎樣添加到Vivado工程中?買了一個(gè)第三方的IP，給出了端口列表和核心模塊發(fā)射機(jī)的.edf已經(jīng)綜合過的網(wǎng)表文件，該網(wǎng)表文件里面富含了大量的信息，我想知道edf文件怎樣添加到Vivado工程中去？要不然的話，總是提示核心模塊實(shí)例化失?。?/div>

2016-09-07 11:34:10

【Artix-7 50T FPGA試用體驗(yàn)】Vivado程序固化

教程分兩部分，第一部分介紹硬件FPGA程序固化，第二部分介紹嵌入式軟件程序的固化。 1、硬件FPGA程序固化：在生成比特流文件前，需要檢查一下，項(xiàng)目設(shè)置中Bitstream選項(xiàng)是否勾選了

2016-12-27 20:22:29

【Z-turn Board試用體驗(yàn)】參考書上練習(xí)helloZynq硬件設(shè)計(jì)部分

參考書上第9.1章，完成helloZynq的硬件設(shè)計(jì)部分。步驟如下1、新建工程，名字“helloZynq“，注意：工程名字及路徑不能有空格，路徑不能有中文。2、選擇RTL project，NEXT

2015-06-25 21:31:50

今天給大家分享一下我們VIVADO系列教程【很適合剛學(xué)零基礎(chǔ)小白學(xué)習(xí)】

今天給大家分享我們VIVADO的系列教程，內(nèi)容包括：VIVADO _介紹和新建工程、VIVADO_設(shè)計(jì)輸入、VIVADO_編譯、配置管腳和下載、VIVADO_ILA介紹、VIVADO_固化程序的方法。

2022-01-07 09:40:11

取消硬件管理器時(shí)Vivado 2015.1崩潰

從硬件管理器中的最后一個(gè)屏幕取消時(shí)（請(qǐng)參閱screen_cap.png圖像），Vivado 2015.1崩潰，沒有任何消息。日志文件表明它是Java的問題（請(qǐng)參閱hs_err_pid7988.log

2019-04-03 14:37:19

善用Vivado工程配置文件xpr快速工程創(chuàng)建

善用Vivado工程配置文件xpr快速工程創(chuàng)建對(duì)于第一次新建工程，沒啥捷徑，建議大家規(guī)規(guī)矩矩的使用Vivado的GUI創(chuàng)建工程。完成工程創(chuàng)建后，我們找到這個(gè)新建工程下的.xpr文件，它是工程配置文件

2016-10-19 18:05:13

在Vivado圖形化界面IDE中運(yùn)行和調(diào)試Tcl命令

管腳到內(nèi)部的線長也需要考慮。fpga工程師可以在vivado的Tcl Console中執(zhí)行tcl命令，生成對(duì)應(yīng)器件的trace length文件提供給硬件工程師。具體命令如下：第一個(gè)命令為鏈接具體

2022-06-17 14:52:14

基于 FPGA Vivado 信號(hào)發(fā)生器設(shè)計(jì)（附源工程）

和IP 1. 新建工程項(xiàng)目 1）雙擊桌面圖標(biāo)打開Vivado 2017.2，或者選擇開始>所有程序>Xilinx Design Tools&gt

2023-08-15 19:57:56

基于 FPGA Vivado 的數(shù)字鐘設(shè)計(jì)（附源工程）

、書籍、源碼、技術(shù)文檔…（2023.07.09更新）本篇掌握基于diagram的Vivado工程設(shè)計(jì)流程，學(xué)會(huì)使用IP集成器，添加 IP 目錄并調(diào)用其中的IP。本篇實(shí)現(xiàn)了一個(gè)簡單的數(shù)字鐘

2023-08-18 21:18:47

基于 FPGA Vivado 示波器設(shè)計(jì)（附源工程）

。操作步驟一、基于添加文件和IP 1. 新建工程項(xiàng)目 1）雙擊桌面圖標(biāo)打開Vivado 2017.2，或者選擇開始>所有程序>Xilinx Design

2023-08-17 19:31:54

如何從崩潰的vivado安裝中恢復(fù)或如何卸載部分安裝

/Vivado_2017.2 /Vivado/2017.2并試圖再次安裝。但是安裝程序不允許我使用之前的版本，并假裝仍然安裝了2017.2。必須有其他地方崩潰的安裝留下一些痕跡。問題：在如此崩潰的安裝后

2018-12-25 11:10:25

如何創(chuàng)建Vivado工程

的使用。　　1.按鍵硬件電路　　　　開發(fā)板按鍵部分電路　　從圖中可以看到，電路的按鍵松開時(shí)是高電平，按下時(shí)是低電平。　　　　開發(fā)板LED部分電路　　而LED部分，高電平滅，低電平亮　　2. 程序設(shè)計(jì)　　這個(gè)程序沒有

2021-01-06 17:48:21

如何在OpenMV4上運(yùn)行第一個(gè)HelloWord程序呢

如何在OpenMV4上運(yùn)行第一個(gè)HelloWord程序呢？其實(shí)驗(yàn)步驟有哪些？

2022-01-27 06:08:37

如何才能成為一個(gè)硬件工程師？

2021-11-11 07:11:12

如何通過Zynq 7000在Vivado下的工程文件評(píng)估芯片的各路電源功耗

Layout設(shè)計(jì)逐漸成為主流，本系列文章同時(shí)包含有兩部分內(nèi)容且進(jìn)行融合，歡迎大家持續(xù)關(guān)注，關(guān)注微信公眾號(hào)“硬件開發(fā)不完全攻略”。本次更新內(nèi)容主要講述如何通過Zynq 7000在Vivado下的工程文件評(píng)估芯片的各路電源功耗（電流），電源功耗（電流）評(píng)估對(duì)于電源選型、電源平面設(shè)計(jì)、電源完整仿真評(píng)估等都有很重...

2021-11-11 06:43:44

嵌入式硬件開發(fā)學(xué)習(xí)教程——Xilinx Vivado HLS案例（流程說明）

vivado_hlsip_packagexxx.zipIP核projectsolution仿真方案srcHLS工程源碼test_benchHLS工程仿真程序或測(cè)試文件vivado_hls.appHLS工程文件HLS詳細(xì)開發(fā)說明可

2021-11-11 09:38:32

無法下載vivado安裝程序怎么辦

親愛的大家，我已成功更新了我的xilinx帳戶配置文件。但是當(dāng)我去下載vivado windows安裝程序時(shí)，chrome會(huì)自動(dòng)填寫表單作為我的個(gè)人資料。當(dāng)我點(diǎn)擊下一步時(shí)，會(huì)顯示此警告。“請(qǐng)更正錯(cuò)誤

2020-05-27 07:17:04

更新Vivado硬件平臺(tái)后如何快捷更新Vitis工程？

Vivado硬件平臺(tái)更新后Vitis工程如何快捷更新

2021-03-08 08:00:55

沒有 jlink仿真器，怎么給板子燒helloword程序

沒有 jlink仿真器，怎么給板子燒helloword程序暫時(shí)沒有仿真器

2015-09-16 11:19:41

用 TCL 定制 Vivado 設(shè)計(jì)實(shí)現(xiàn)流程

非工程模式下對(duì)應(yīng)的Tcl 命令。右圖所示是 Vivado 中設(shè)計(jì)實(shí)現(xiàn)的基本流程，藍(lán)色部分表示實(shí)現(xiàn)的基本步驟（盡管opt_design 這一步理論上不是必選項(xiàng)，但仍強(qiáng)烈建議用戶執(zhí)行），對(duì)應(yīng)

2023-06-28 19:34:58

請(qǐng)問Vivado是否內(nèi)置了有線驅(qū)動(dòng)程序？

大家好很好地更新到Windows 10已更新至Vivado 2006我的30天許可證已激活一個(gè)問題Vivado是否內(nèi)置了有線驅(qū)動(dòng)程序，以便USB電纜進(jìn)行交互并上傳到項(xiàng)目板？當(dāng)我的軟件安裝時(shí)，我注意到

2020-04-26 12:38:47

智能建筑設(shè)備招標(biāo)技術(shù)文件編制手冊(cè)（電氣工程部分）

智能建筑設(shè)備招標(biāo)技術(shù)文件編制手冊(cè)（電氣工程部分）工程建設(shè)中設(shè)備招標(biāo)投標(biāo)制是我國建筑業(yè)和基本管理

2008-09-06 02:02:29

智能建筑設(shè)備招標(biāo)技術(shù)文件編寫手冊(cè)(電氣工程部分)

智能建筑設(shè)備招標(biāo)技術(shù)文件編寫手冊(cè)(電氣工程部分)共分五章，內(nèi)容有：高低壓配電設(shè)備，配電變壓器，發(fā)電機(jī)組成報(bào)警與消防聯(lián)動(dòng)控制系統(tǒng)，樓宇自動(dòng)控制系統(tǒng)，綜合布線系統(tǒng)，

2008-12-24 20:23:54

硬件工程師手冊(cè)

硬件工程師手冊(cè)/關(guān)于硬件部分設(shè)計(jì)/單片機(jī)開發(fā)/實(shí)用開發(fā)/工程師養(yǎng)成

2016-07-12 16:05:52

Vivado中新建工程或把IP搭建成原理圖詳解

本文主要詳解Vivado中新建工程或把IP搭建成原理圖，具體的跟隨小編一起來了解一下。

2018-06-30 04:51:00

12345

Vivado 2017.1和Vivado 2016.4性能對(duì)比分析

此篇文章里，我們將通過使用InTime來檢驗(yàn)Vivado 2017.1和Vivado2016.4之間的性能對(duì)比。概要：分別進(jìn)行了3個(gè)Vivado 2017.1對(duì)Vivado2016.4的性能測(cè)試

2018-07-04 11:23:00

9674

Vivado獲取License的步驟教程

無論此刻你是一個(gè)需要安裝Xilinx Vivado工具鏈的入門菜鳥，還是已有l(wèi)icense過期的Vivado老鐵，今兒咱就借著這篇文章，把學(xué)習(xí)「Vivado如何獲取License」這檔子事兒給說通透咯~ 手把手教程，分三部分講述。

2018-07-03 09:54:00

58889

用Vivado-HLS實(shí)現(xiàn)低latency 除法器

1 Vivado HLS簡介 2創(chuàng)建一個(gè)Vivado-HLS工程 2.1打開Vivado HLS GUI 2.2創(chuàng)建新工程在 Welcome Page，選擇Create New Project

2017-12-04 10:07:17

嵌入式軟件工程師和嵌入式硬件工程師有什么區(qū)別

隨著嵌入式技術(shù)的普及，硬件工程師的性質(zhì)也有所改變。嵌入式硬件工程師與我們平常所說的硬件工程師不同。嵌入式硬件工程不但要求具備硬件工程師的基本技能，還必須完成部分軟件工程師的工作，例如：底層驅(qū)動(dòng)

2018-04-08 08:58:55

68789

如何在Vivado中執(zhí)行工程變更命令 (ECO)

了解如何在Vivado中執(zhí)行工程變更單（ECO）。本視頻將向您介紹ECO的常見用例，我們推薦的完成ECO的流程，優(yōu)勢(shì)和局限性，并將演示功能設(shè)計(jì)的ECO。

2018-11-21 06:40:00

4647

Vivado Design Suite的部分重配置的新功能介紹

本視頻介紹了UltraScale +芯片的部分重配置功能，展示了Vivado Design Suite中部分重配置的新功能，并介紹了對(duì)部分重配置的更廣泛的訪問權(quán)限

2018-11-20 06:25:00

3831

如何在Vivado中應(yīng)用物理優(yōu)化獲得更好的設(shè)計(jì)性能

物理優(yōu)化是Vivado實(shí)現(xiàn)流程中更快時(shí)序收斂的重要組成部分。了解如何在Vivado中應(yīng)用此功能以交換運(yùn)行時(shí)以獲得更好的設(shè)計(jì)性能。

2018-11-23 06:06:00

3728

如何使用Vivado System Generator for DSP進(jìn)行以太網(wǎng)硬件協(xié)同仿真

了解如何使用Vivado System Generator for DSP進(jìn)行點(diǎn)對(duì)點(diǎn)以太網(wǎng)硬件協(xié)同仿真。 System Generator提供硬件協(xié)同仿真，可以將FPGA中運(yùn)行的設(shè)計(jì)直接整合到Simulink仿真中。

2018-11-23 06:02:00

4262

Tcl在Vivado中的基礎(chǔ)應(yīng)用及優(yōu)勢(shì)

實(shí)際上Tcl的功能可以很強(qiáng)大，用其編寫的程序也可以很復(fù)雜，但要在Vivado或大部分其它EDA工具中使用，則只需掌握其中最基本的幾個(gè)部分

2019-07-24 16:52:00

3179

Vivado硬件平臺(tái)更新后Vitis工程要如何快捷更新

Vivado硬件平臺(tái)更新后Vitis工程如何快捷更新

2021-01-22 05:51:23

1065

如何在vivado創(chuàng)建新工程上使用IP集成器創(chuàng)建塊設(shè)計(jì)

本文介紹如何在 vivado 開發(fā)教程(一) 創(chuàng)建新工程的基礎(chǔ)上, 使用IP集成器, 創(chuàng)建塊設(shè)計(jì)。

2022-02-08 10:47:39

2090

如何使用Vivado 開發(fā)套件創(chuàng)建硬件工程

本文主要介紹如何使用Vivado 開發(fā)套件創(chuàng)建硬件工程。

2022-02-08 10:41:59

1012

Vivado硬件平臺(tái)更新后Vitis工程如何快捷更新

Vivado硬件平臺(tái)更新后Vitis工程如何快捷更新

2021-01-28 09:28:18

Vivado 開發(fā)教程(一) 創(chuàng)建新硬件工程

本文主要介紹如何使用Vivado 開發(fā)套件創(chuàng)建硬件工程。

2021-02-02 07:13:32

結(jié)合vivado的sdk開發(fā)工具記錄

vivado搭建一個(gè)簡單PS 的工程（記得勾選uart），生成bit，導(dǎo)出硬件，啟動(dòng)sdk，新建helloworld的工程就行。然后跑一下，看串口是否能打印helloworld。如果可以，這就成功搭建工程了。

2022-07-05 10:10:46

2136

如何建立Vivado工程以及硬件配置

注意：目前這個(gè)是Micrium官網(wǎng)的最新版本，該版本支持Vivado2019.1。但測(cè)試使用的是Vivado2018.3。

2022-08-01 11:53:06

2218

如何升級(jí)Vivado工程腳本

Vivado可以導(dǎo)出腳本，保存創(chuàng)建工程的相關(guān)命令和配置，并可以在需要的時(shí)候使用腳本重建Vivado工程。腳本通常只有KB級(jí)別大小，遠(yuǎn)遠(yuǎn)小于工程打包文件的大小，因此便于備份和版本管理。下面把前述腳本升級(jí)到Vivado 2020.2為例，討論如何升級(jí)Vivado工程腳本。

2022-08-02 10:10:17

1542

使用Tcl命令保存Vivado工程

一個(gè)完整的vivado工程往往需要占用較多的磁盤資源，少說幾百M(fèi)，多的甚至可能達(dá)到上G，為節(jié)省硬盤資源，可以使用Tcl命令對(duì)vivado工程進(jìn)行備份，然后刪除不必要的工程文件，需要時(shí)再恢復(fù)即可。

2022-08-02 15:01:06

3696

Spring+Vue工程部署在Linux

2023-01-13 14:19:54

689

ISE工程升級(jí)到Vivado及板級(jí)信號(hào)調(diào)試

版本遷移的操作想必大家已經(jīng)做過不少了，其中包括從ISE轉(zhuǎn)換到vivado與vivado老版本遷移到新版本。鄭智海同學(xué)給大家介紹了一下如何把工程從ISE遷移到vivado中。

2023-01-30 09:11:30

3020

vivado創(chuàng)建工程流程

vivado的工程創(chuàng)建流程對(duì)于大部分初學(xué)者而言比較復(fù)雜，下面將通過這篇博客來講解詳細(xì)的vivado工程創(chuàng)建流程。幫助自己進(jìn)行學(xué)習(xí)回顧，同時(shí)希望可以對(duì)有需要的初學(xué)者產(chǎn)生幫助。

2023-07-12 09:26:57

1101

342

已全部加載完成

搜索歷史

Vivado的helloword程序（一）：硬件工程部分 - 全文

評(píng)論