0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何建立Vivado工程以及硬件配置

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-08-01 11:53 ? 次閱讀

在ZYNQ上移植UCOSIII

版本:Vivado2018.3

UCOS對Xilinx SDK適配的版本:Version1.45

注意:目前這個是Micrium官網(wǎng)的最新版本,該版本支持Vivado2019.1。但測試使用的是Vivado2018.3。

先看官網(wǎng)提供的庫:

DesktopMicrium_Xilinx_Repo_1_45ucos_v1_45

將Micrium_Xilinx_Repo_1_45解壓到一個固定位置(無中文路徑的固定位置)

ucos_v1_45下面有三個文件夾,如圖:

10105836-1147-11ed-ba43-dac502259ad0.png

這三個文件夾都需要,但在SDK中僅需要定位到ucos目錄下(待會會上圖)

教程

在Vivado上配置好硬件信息,因為大家用的板子不一樣,需要配置的硬件信息也不一樣,就不給大家工程了。

一、新建Vivado工程

建立好工程,新建BlockDesign,添加IP(搜索ZYNQ),根據(jù)自己板子配置各種信息,導(dǎo)出硬件信息。

二、配置SDK

加載SDK,點擊Xilinx然后點擊Repositories進入如下界面

101d11b6-1147-11ed-ba43-dac502259ad0.png

在LocalRepositories下選擇new定位下載的庫到ucos_v1_45ucos(你自己放文件的位置)但ucos_v1_45下的其它兩個文件夾不要刪除。

三、新建Application

選擇FilenewApplication進入如下界面

102ed432-1147-11ed-ba43-dac502259ad0.png

填好工程名字,在OS Platform 選擇ucos,點擊next進入Templates頁面

1042836a-1147-11ed-ba43-dac502259ad0.png

點擊頁面中的Hello Word測試模板,點擊Finish,編譯即可。

這個教程是經(jīng)過測試的,因為硬件平臺不一致,給大家工程的意義不大,所以就不給了,這里僅給壓縮的UCOS文件。

如果是新手不會自己建立Vivado工程以及硬件配置,可以參考市面上的ZYNQ教程,都很詳細。使用他們ARM側(cè)的裸機Hello Word教程,Vivado側(cè)不用改,到SDK側(cè)再按照我給的教程。祝大家使用UCOS順利!

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 硬件
    +關(guān)注

    關(guān)注

    11

    文章

    3328

    瀏覽量

    66228
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    609

    瀏覽量

    47184
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66547

原文標(biāo)題:UCOSIII在ZYNQ上教程

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?378次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    【RA-Eco-RA0E1-32PIN-V1.0開發(fā)板試用】使用 RASC 建立 Keil 工程、燒錄測試

    【RA-Eco-RA0E1-32PIN-V1.0開發(fā)板試用】使用 RASC 建立 Keil 工程、燒錄測試 使用瑞薩官網(wǎng)提供的 RASC 即智能配置工具軟件,生成 Keil 工程,方便
    發(fā)表于 11-09 12:52

    使用Vivado通過AXI Quad SPI實現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個簡單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?357次閱讀
    使用<b class='flag-5'>Vivado</b>通過AXI Quad SPI實現(xiàn)XIP功能

    Vivado使用小技巧

    有時我們對時序約束進行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?337次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    InRouter與Juniper SRX如何建立IPSec隧道配置?

    隧道預(yù)共享密鑰。 由于4G路由器為動態(tài)IP,所以在建立SA時每臺路由器需要配置FQDN,在防火墻的配置是Hostname。Hostname是自己定義的一串字符,下圖為例第一臺路由器
    發(fā)表于 07-25 07:32

    下位機硬件選型與配置研究

    在工業(yè)自動化、嵌入式系統(tǒng)以及物聯(lián)網(wǎng)等領(lǐng)域,下位機作為系統(tǒng)的執(zhí)行單元,其硬件的選型與配置直接關(guān)系到整個系統(tǒng)的性能、穩(wěn)定性和可靠性。因此,合理的下位機硬件選型與
    的頭像 發(fā)表于 06-28 16:57 ?627次閱讀

    ABB變頻器的硬件配置詳解

      ABB變頻器作為工業(yè)自動化領(lǐng)域的核心設(shè)備之一,其硬件配置對于實現(xiàn)高效、穩(wěn)定的電機控制至關(guān)重要。本文將詳細介紹ABB變頻器的硬件配置,包括其主要組成部分、功能特點、
    的頭像 發(fā)表于 06-19 15:31 ?1141次閱讀

    e203自定義指令硬件模塊設(shè)計,在vivado硬件里自定義指令識別為非法指令怎么解決?

    e203自定義指令硬件模塊設(shè)計,修改內(nèi)核,綜合沒錯誤,軟件也修改工具鏈通過并產(chǎn)生verilog文件,但在vivado硬件里自定義指令識別為非法指令怎么解決
    發(fā)表于 05-28 06:40

    嵌入式軟件工程師和硬件工程師的區(qū)別?

    師通常需要具備強大的問題解決能力,以及對新技術(shù)的學(xué)習(xí)和應(yīng)用能力。他們的工作通常涉及到多個領(lǐng)域,如計算機科學(xué)、電子工程、機械工程等。 嵌入式硬件工程
    發(fā)表于 05-16 11:00

    如何在AMD Vivado? Design Tool中用工程模式使用DFX流程?

    本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過程中要把具體步驟映射到相應(yīng)的 DFX 非
    的頭像 發(fā)表于 04-17 09:28 ?881次閱讀
    如何在AMD <b class='flag-5'>Vivado</b>? Design Tool中用<b class='flag-5'>工程</b>模式使用DFX流程?

    深入探索Vivado工程模式FPGA設(shè)計流程

    在設(shè)計過程的每個階段,設(shè)計者均可以打開Vivado集成開發(fā)環(huán)境,對存儲器中保存的當(dāng)前設(shè)計進行分析和操作。
    發(fā)表于 04-03 09:36 ?1020次閱讀
    深入探索<b class='flag-5'>Vivado</b>非<b class='flag-5'>工程</b>模式FPGA設(shè)計流程

    詳解Vivado工程模式的精細設(shè)計過程

    將設(shè)置設(shè)計的輸出路徑,設(shè)置設(shè)計輸出路徑的步驟如下所示。 第一步:如圖4.3所示,在“Vivado%”提示符后輸入命令“set outputDir ./gate_Created_Data/top_output”。
    發(fā)表于 04-03 09:34 ?1711次閱讀
    詳解<b class='flag-5'>Vivado</b>非<b class='flag-5'>工程</b>模式的精細設(shè)計過程

    NUCLEO-U575ZI-Q開發(fā)板如何在keil5上建立工程,以及能否使用標(biāo)準(zhǔn)庫?

    NUCLEO-U575ZI-Q開發(fā)板,如何在keil5上建立工程,以及能否使用標(biāo)準(zhǔn)庫(不能的情況下如何解決)
    發(fā)表于 03-19 06:42

    如何禁止vivado自動生成 bufg

    操作: 打開Vivado工程,并進入項目導(dǎo)航器窗口。 選擇下方的"IP"選項卡,展開"Clocking"選項。在這
    的頭像 發(fā)表于 01-05 14:31 ?2190次閱讀