離散傅里葉變換 - 基于FPGA的多相濾波結構的信道化設計

從式(6)可看出，這是一個離散傅里葉變換的形式。因此，整個信道化的過程由FIR濾波和FFT兩部分組成。這大幅降低了運算量并節(jié)省了資源。

2 硬件實現(xiàn)

文中采用Xilinx系列芯片。假設輸入信號為0～32 MHz的實信號，由奈圭斯特采樣定理可知，FPGA的工作頻率定為64 MHz。0～32 MHz實信號的頻域在[-32 MHz，32 MHz]之間，若使每個信道的帶寬為1 MHz則需劃分64個信道。而做后續(xù)處理時，只計算[0，π]區(qū)間的32個信道輸出的信號即可。

由于工作頻率較低，而信道劃分較多，所以整個過程需采用串行方式處理。FPGA內(nèi)部實現(xiàn)的總體框圖如圖7所示。

2.1 FIR濾波器的設計實現(xiàn)

FPGA內(nèi)部的FIR濾波器實現(xiàn)結構，如圖8所示，512點的FIR濾波器，因共64個信道，所以每個信道要做8個乘法運算。每個信道FIR系數(shù)的確定及存儲順序參照式(4)，將參數(shù)存到ROM中，每個周期讀取8個系數(shù)，與輸入信號相乘，乘得的8個結果再做累加，則是每個信道經(jīng)FIR計算的結果。因采用串行結構，故每個信道的計算結果會從輸出端口，按信道序號的順序，循環(huán)輸出。

2.2 FFT的設計實現(xiàn)

因為文中采用串行結構，所以FFT部分直接采用Xilinx芯片內(nèi)部提供的IP Core即可。數(shù)據(jù)進入FFT模塊時，按各個信道順序輸入，但根據(jù)FFT的計算方法可知，經(jīng)過蝶形運算后，輸出結果的順序會發(fā)生改變，此時可根據(jù)模塊中輸出口xK_index的值辨認某個周期輸出的是第幾信道的計算結果。因此在FPGA中做后續(xù)邏輯時，需注意計算結果與相應序號要保持對齊，以免計算錯誤。

3 Matlab仿真分析

利用Matlab進行仿真驗證。采樣頻率為64MHz，帶寬1MHz，若輸入為實信號頻率為15.7MHz，則信號與各信道的頻譜曲線如圖9所示。

圖10為16信道、49信道(即-16信道)、17信道、48信道(即-17信道)的輸出，及相應的頻譜圖。

由圖可見信號出現(xiàn)在第16信道內(nèi)，信號頻率均落到[0 MHz，1 MHz]之間，符合設計要求。

4 結束語

介紹了一種基于多相濾波結構的信道化方法，該方法結構簡單、大幅節(jié)省了資源，并在FPGA上采用串行結構，完成了32信道的劃分。這種多信道的劃分和同時處理的能力，可較好地完成對目標信號的全概率截獲，在電子偵查領域具有較高的應用價值。此外，文中介紹的系統(tǒng)工作頻率較低，可采用串行結構節(jié)省資源。若信號和系統(tǒng)的工作頻率較高，則可采用并行結構，此時若需要，也可利用語言實現(xiàn)FFT的并行處理結構，以提高處理速度。