本文介紹了基于FPGA、以并行多相濾波結(jié)構(gòu)為算法基礎(chǔ)的超寬帶數(shù)字下變頻技術(shù)。設(shè)計過程包括高速AD信號降速預(yù)處理,應(yīng)用SysGen開發(fā)環(huán)境完成的數(shù)字混頻、多相濾波和數(shù)據(jù)抽取,并通過仿真驗(yàn)證了算法
2014-02-22 10:23:413144 sample rate convert 和 down sample rate convert 的FPGA實(shí)現(xiàn)打下基礎(chǔ)。 1 梳狀濾波器 圖1 梳狀濾波器結(jié)構(gòu) 梳狀濾波器的兩端為1和-1的權(quán)值,具有簡單
2020-11-21 09:57:005220 本帖最后由 eehome 于 2013-1-5 10:03 編輯
fpga實(shí)現(xiàn)濾波器在利用FPGA實(shí)現(xiàn)數(shù)字信號處理方面,分布式算法發(fā)揮著關(guān)鍵作用,與傳統(tǒng)的乘加結(jié)構(gòu)相比,具有并行處理的高效性特點(diǎn)
2012-08-11 18:27:41
fpga實(shí)現(xiàn)濾波器fpga實(shí)現(xiàn)濾波器在利用FPGA實(shí)現(xiàn)數(shù)字信號處理方面,分布式算法發(fā)揮著關(guān)鍵作用,與傳統(tǒng)的乘加結(jié)構(gòu)相比,具有并行處理的高效性特點(diǎn)。本文研究了一種16階FIR濾波器的FPGA設(shè)計方法
2012-08-12 11:50:16
進(jìn)行的配置:1、當(dāng)用命令濾波來使芯片進(jìn)入TX狀態(tài)時,進(jìn)入是否成功取決于CCA MODE的配置,CCAMODE指示了那種情況可認(rèn)為是信道空閑:CCAMODE 信道空閑的標(biāo)準(zhǔn)00 總是空閑的01 接受
2016-04-12 14:21:38
本文將對FFT和多相位DFT濾波器組進(jìn)行比較,包括穩(wěn)定狀態(tài)和瞬時條件的情況。同時也簡要地分析了過抽樣和所謂的“最小相位”濾波器的內(nèi)容。
2021-04-12 07:01:58
實(shí)現(xiàn)各種數(shù)字信號處理算法的工程方法。本書將理論與實(shí)踐相結(jié)合,給出了相應(yīng)算法的硬件結(jié)構(gòu),并配有時序圖,以幫助讀者深入理解設(shè)計思路。第1章 現(xiàn)場可編程邏輯門陣列(FPGA)技術(shù)現(xiàn)狀1.1 FPGA已進(jìn)入
2012-04-24 09:33:23
的信號全概率接收的接收機(jī),而基于多相結(jié)構(gòu)的信道化接收機(jī)相對于傳統(tǒng)意義上的信道化接收機(jī)對同一頻段信號而言所需硬件資源更少,且更易于實(shí)現(xiàn)。其相對傳統(tǒng)的信道化接收機(jī)憑借其高效的多相結(jié)構(gòu),使其在多信道處理方面得到了廣泛應(yīng)用,是接收機(jī)的發(fā)展趨勢。
2019-09-30 08:05:43
)、離散余弦變換(DCT)、小波變換、數(shù)字濾波器(有限脈沖響應(yīng)(FIR)、無限脈沖響應(yīng)(IIR)和自適應(yīng)濾波器)以及數(shù)字上下變頻器。這些算法中,每一種都有一些結(jié)構(gòu)性的元件可以用并行方法實(shí)現(xiàn)。而FPGA
2021-12-15 06:30:00
基于多相濾波結(jié)構(gòu)的雷達(dá)信號檢測技術(shù)
2012-08-20 13:00:33
【作者】:袁江南;湯碧玉;陳輝煌;【來源】:《廈門大學(xué)學(xué)報(自然科學(xué)版)》2010年02期【摘要】:給出了一種自適應(yīng)濾波器的設(shè)計和FPGA的實(shí)現(xiàn)方法.簡要分析了最小均方誤差(LMS)、歸一化最小均方
2010-04-24 09:01:12
CIC(Cascade IntegratorComb)濾波器最早由Hogenauer提出,后來出現(xiàn)了很多改進(jìn)的結(jié)構(gòu)形式。隨著芯片技術(shù)的快速發(fā)展、多相濾波技術(shù)的廣泛應(yīng)用以及無線通信市場的迅速
2019-09-23 07:22:30
器的響應(yīng)越好。然而這里有折衷的情況,由于大量的抽頭增加了對邏輯的需求、增加了計算的復(fù)雜性,增加了功耗,以及可能引起飽和/溢出。多相技術(shù)可以用于實(shí)現(xiàn)濾波器,擁有與傳統(tǒng)FIR濾波器可比的結(jié)果,而且使用了較少
2019-07-08 08:01:03
處理器(FPGA,DSP)是一個“瓶頸”;基于多相濾波的信道化接收機(jī)抽取在濾波之前,運(yùn)算量小,且輸出速率低,便于FPGA實(shí)現(xiàn),這使得在一片FPGA中實(shí)現(xiàn)數(shù)字信道化成為可能。
2019-08-22 08:01:34
使用了較少的邏輯、需要較少的計算資源、更低的功耗,并減少了可能的飽和/溢出??稍趺崔k,才能用中檔FPGA實(shí)現(xiàn)多相濾波器?
2019-08-06 07:12:39
如何用中檔FPGA實(shí)現(xiàn)多相濾波器?
2021-04-29 06:30:57
本文首先介紹了FIR濾波器和脈動陣列的原理,然后設(shè)計了脈動陣列結(jié)構(gòu)的FIR濾波器,畫出電路的結(jié)構(gòu)框圖,并進(jìn)行了時序分析,最后在FPGA上進(jìn)行驗(yàn)證。結(jié)果表明,脈動陣列的模塊化和高度流水線的結(jié)構(gòu)使FIR
2021-04-20 07:23:59
),濾波器的響應(yīng)越好。然而這里有折衷的情況,由于大量的抽頭增加了對邏輯的需求、增加了計算的復(fù)雜性,增加了功耗,以及可能引起飽和/溢出。多相技術(shù)可以用于實(shí)現(xiàn)濾波器,擁有與傳統(tǒng)FIR濾波器可比的結(jié)果,而且
2019-10-22 06:55:44
倍數(shù)關(guān)系。那我們該如何設(shè)計寬帶數(shù)字接收機(jī)的信道化?如何解決延遲與抽取的問題?并完成整個復(fù)多相濾波器的FPGA設(shè)計呢?
2019-08-07 08:01:57
,有可能丟失信號。而改進(jìn)后的無盲區(qū)多相濾波器的信道數(shù)與抽取倍數(shù)不再相等。一般的旋轉(zhuǎn)開關(guān)方法實(shí)現(xiàn)延遲和抽取只適用于信道數(shù)與抽取倍數(shù)相等的情況,而無法適應(yīng)改進(jìn)后的算法。但是,信道數(shù)和抽取因子之間往往存在倍數(shù)關(guān)系。那么我們該如何設(shè)計寬帶數(shù)字接收機(jī)的信道化?完成整個復(fù)多相濾波器的FPGA設(shè)計呢?
2019-08-06 06:26:05
本文介紹了一種采用級聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)IIR數(shù)字濾波器的方法。
2021-04-15 06:16:32
( DDC) 技術(shù)。所以數(shù)字下變頻技術(shù)在寬帶短波信道模擬器的數(shù)字化和軟件化過程中起到了重要的作用。FPGA 具有較高的處理速度和很強(qiáng)的穩(wěn)定性,而且設(shè)計靈活、易于修改和維護(hù),同時可以根據(jù)不同的系統(tǒng)要求,采用不同的結(jié)構(gòu)來完成相應(yīng)的功能,大大提高系統(tǒng)的適用性及可擴(kuò)展性。因此,FPGA 逐漸成為實(shí)現(xiàn)DDC 的首選。
2019-07-22 06:27:47
并行流水結(jié)構(gòu)FIR的原理是什么基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實(shí)現(xiàn)
2021-04-29 06:30:54
怎么實(shí)現(xiàn)基于FPGA的無線信道模擬器的設(shè)計?
2021-05-25 06:09:47
本文提出的一種數(shù)字信道化IFM接收機(jī)方案結(jié)合了數(shù)字信道化接收機(jī)高效結(jié)構(gòu)和相位差分瞬時測頻方法,從而降低了系統(tǒng)復(fù)雜度,提高了實(shí)時處理能力,仿真結(jié)果表明該方案具有較好的信號檢測能力。用現(xiàn)代技術(shù)來實(shí)現(xiàn)寬帶
2021-02-23 07:05:58
老板出了個這樣的題,但是單速率數(shù)字信道化,沒找到什么相關(guān)的資料,于是就求到論壇了,請各位大神指點(diǎn)明路,謝謝大家了哇~
2014-03-04 20:33:48
, 這就要求信道選擇濾波器能夠克服臨道比本道高40 dB的干擾, 于是在設(shè)計的時候要求信道選擇濾波器在兩倍頻處有大于45 dB的抑制?! 「鶕?jù)UHF RFID接收機(jī)結(jié)構(gòu)的特點(diǎn), 在多讀寫器環(huán)境中, 接收機(jī)將
2019-05-29 07:46:53
AD9361支持的信道帶寬是是200KHZ-56MHZ,但是對于有些應(yīng)用,信道間距可能只有20-50KHZ,對于這樣的信號這種濾波器無法實(shí)現(xiàn)對一個信道內(nèi)信號進(jìn)行濾波了。那這個芯片是不是支持這樣信道
2018-10-09 17:39:16
數(shù)字信道化原理是什么?怎樣去設(shè)計一種寬帶信道化接收機(jī)?如何對寬帶信道化接收機(jī)進(jìn)行仿真?
2021-05-31 06:50:55
,得到相應(yīng)階數(shù)的濾波器系數(shù),量化并進(jìn)行16進(jìn)制轉(zhuǎn)換供FPGA使用。 前面說了,多相結(jié)構(gòu)的FIR濾波器是在算法上下功夫,所以本身濾波器的設(shè)計過程就是普通濾波器的設(shè)計過程,并沒有什么不同,下面再來看多相
2015-08-29 15:37:11
手機(jī)電視/移動多媒體廣播 廣播信道幀結(jié)構(gòu)、信道編碼和調(diào)制、無線射頻特性
本標(biāo)準(zhǔn)是手機(jī)電視/移動多媒體廣播系列標(biāo)準(zhǔn)之一,該系列標(biāo)準(zhǔn)的名稱及結(jié)構(gòu)如下:1) 手
2008-07-22 14:48:3629 移動多媒體廣播 第1 部分:廣播信道幀結(jié)構(gòu)、信道編碼和調(diào)制Mobile Multimedia Broadcasting Part 1: Framing Structure, Channel
2008-10-21 15:59:487 提出了一種多相濾波的寬帶數(shù)字化接收機(jī)的設(shè)計技術(shù);討論了多相濾波的基本原理、設(shè)計及現(xiàn)場可編程門陣列實(shí)現(xiàn),給出了多相濾波的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)方案。計算機(jī)仿真
2009-02-21 11:46:2122 本文以cdma的兩個主要技術(shù)——碼分技術(shù)和多址技術(shù)為基礎(chǔ),圖文并茂的介紹了cdma(IS95和20001x)技術(shù)體制的信道編碼和信道結(jié)構(gòu)。信道編碼技術(shù)包括沃爾什碼(WalshCode)、長短PN碼(偽
2009-06-10 15:30:4840 本文以cdma的兩個主要技術(shù)——碼分技術(shù)和多址技術(shù)為基礎(chǔ),圖文并茂的介紹了cdma(IS95和20001x)技術(shù)體制的信道編碼和信道結(jié)構(gòu)。信道編碼技術(shù)包括沃爾什碼(WalshCode)、長短PN碼(偽
2009-06-17 18:10:2220 基于FPGA對稱型FIR濾波器的設(shè)計與實(shí)現(xiàn):在基于FPGA的對稱型FIR數(shù)字濾波器設(shè)計中,為了提高速度和運(yùn)行效率,提出了使用線性I相位結(jié)構(gòu)和加法樹乘法器的方法,并利用Altera公I(xiàn)司的FPG
2009-09-25 15:38:3830 基于漸消Ka lman濾波的M IMO2OFDM信道估計:針對快時變信道明顯的頻率選擇性,提出了采用Kalman漸消記憶濾波的估計方法.信道采用AR模型建模,并利用LS算法估計時變信道的衰減因子. 仿真
2009-10-25 12:14:327 在OFDM 系統(tǒng)中,信道的快速時變性破壞了子載波間的正交性,從而導(dǎo)致子載波間干擾(ICI),降低了系統(tǒng)性能。該文針對雙選擇信道的時變特性,提出了一種新的Kalman 濾波信道估計算法
2009-11-17 14:11:418 多相濾波器組信道化接收機(jī)的FPGA 仿真實(shí)現(xiàn)趙偉 王靜 李偉偉(大連海事大學(xué) 信息工程學(xué)院 遼寧 大連 116026)摘要:軟件無線電理論中的信道化接收機(jī)理論在多信號同時提取
2009-12-15 15:04:5133 本文詳細(xì)討論了利用新版本FPGA 輔助設(shè)計軟件QuartusII6.0 中提供的浮點(diǎn)運(yùn)算功能模塊實(shí)現(xiàn)IIR 濾波器的方法,與采用FPGA 的乘法模塊的同類設(shè)計相比,此濾波器設(shè)計結(jié)構(gòu)簡單,容易擴(kuò)
2009-12-19 15:44:2738 基于多相濾波結(jié)構(gòu)的分級濾波處理軟件無線電下變頻能夠解決以前存在的瓶頸問題,進(jìn)行實(shí)時有效處理,算法的改進(jìn)能更快速的執(zhí)行二次采樣過程并進(jìn)一步減少硬件資源的損耗,濾
2010-01-20 14:31:1922 用于標(biāo)清視頻信道的有源濾波器設(shè)計技巧關(guān)鍵詞:濾波器 模擬 數(shù)字信號摘要:當(dāng)今的高速運(yùn)算放大器使得在視頻應(yīng)用中,采用有源濾波器來設(shè)計比采用無源電感電容(LC)濾
2010-02-06 10:34:0716 如何設(shè)計用于標(biāo)清視頻信道的有源濾波器作者:Steven O Smith關(guān)鍵詞:運(yùn)算放大器,濾波器,PCB摘要:本文中的設(shè)計采用飛兆半導(dǎo)體的高速雙運(yùn)算放大器(FHP3230),來構(gòu)造一個可
2010-02-06 10:43:3022 針對傳統(tǒng)數(shù)字正交變換存在A/D采樣速率要求比較高導(dǎo)致后續(xù)的數(shù)字低通濾波成為瓶頸、運(yùn)算數(shù)據(jù)量大、需要正交本振等方面的不足,提出了一種基于軟件無線電多相濾波的數(shù)字正交
2010-07-10 15:55:2812 設(shè)計一個由現(xiàn)場可編程門陣列(FPGA)控制的濾波器。該濾波器主要由3個模塊組成:前置放大、濾波電路、FPGA顯示與控制電路等利用FPGA作為放大器及程控濾波器電路中繼電器組的控制模
2010-07-17 18:00:0945 針對寬帶陣列偵收系統(tǒng),設(shè)計一種基于FPGA的信道化接收機(jī)實(shí)現(xiàn)方案,并對各模塊具體的實(shí)現(xiàn)進(jìn)行了分析、設(shè)計,特別是基于FPGA的信道化模塊。整個系統(tǒng)具有子信道頻帶窄、利于對信
2010-07-21 15:59:5918 為了解決電子偵察接收機(jī)中同時到達(dá)信號的接收問題,從傳統(tǒng)的低通濾波器結(jié)構(gòu)出發(fā),給出了一種無盲區(qū)高效數(shù)字信道化接收模型。信道化之后進(jìn)行瞬時幅度和相位差提取。通過系
2010-11-17 11:43:4425 摘要:本文簡要地論述了FFT和多相位DFT濾波器組在響應(yīng)方面的差異。一般而言,多相位DFT(甚至包括任何濾波器組,比如PFT)在穩(wěn)態(tài)條件下有著很好的相鄰信道抑制性能,而瞬態(tài)響應(yīng)卻很糟糕。這符合了濾波器沖激響應(yīng)結(jié)論。
2006-03-11 13:17:032056 IIR數(shù)字濾波器設(shè)計-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器
摘 要:本文介紹了一種采用級聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器的方法。此
2008-01-16 09:45:392276 基于FPGA的二次群分接器的結(jié)構(gòu)分析及實(shí)現(xiàn)
1.引言
為了提高傳輸速率,擴(kuò)大通信容量,減少信道數(shù)量,通常把多路信號復(fù)用成一路信號進(jìn)行傳輸。在多種復(fù)
2009-12-08 09:54:42653 基于GSM 接收機(jī)的集成多相濾波器設(shè)計
摘要:本文介紹了用于GSM接收機(jī)的低中頻多相濾波器的設(shè)計,采用有源RC電路架構(gòu)且單片全集成。設(shè)計采用TSMC 0.18um CMOS工藝,
2010-01-08 11:08:241945 基于FPGA的星地信道模擬系統(tǒng)的研究與設(shè)計
1 引 言
衛(wèi)星移動通信系統(tǒng)所能提供的業(yè)務(wù)的可行性與質(zhì)量在很大程度上受到衛(wèi)星與移動終端
2010-03-10 11:49:28546 FPGA的Kalman濾波器的設(shè)計
摘要:針對電路設(shè)計中經(jīng)常碰到數(shù)據(jù)的噪聲干擾現(xiàn)象,提出了一種Kalman濾波的FPGA實(shí)現(xiàn)方法。該方法采用了TI公司的高精度模數(shù)轉(zhuǎn)換
2010-04-13 13:32:462566 DNLMS濾波器的FPGA設(shè)計方案
自適應(yīng)濾波算法的研究始于20世紀(jì)50年代末,Widrow和Hoff等人最早提出最小均方算法(LMS)。算法由于結(jié)構(gòu)簡單,計算量小,易于實(shí)
2010-05-10 10:06:23622 介紹一種利用帶通采樣定理及多相濾波的方式實(shí)現(xiàn)數(shù)字相干檢波的方法,由于采用數(shù)字信號處理的方式獲取I、Q基帶信號
2010-11-09 09:53:221301 本文設(shè)計的信道選擇濾波器用于UHF RFID閱讀器接收機(jī)模擬基帶部分, 接收機(jī)采用I/Q 兩支路正交的零中頻結(jié)構(gòu), 圖1是接收機(jī)模擬基帶結(jié)構(gòu)圖。
2011-02-23 09:47:161880 本文介紹了一種有理數(shù)采樣率變換器的高效多相結(jié)構(gòu),并結(jié)合FPGA芯片的結(jié)構(gòu)進(jìn)行了實(shí)現(xiàn)與優(yōu)化。文中的一些方法也適用于其他多采速率系統(tǒng)的設(shè)計。
2011-03-02 10:04:342161 為解決現(xiàn)代電子戰(zhàn)對接收機(jī)處理帶寬寬、靈敏度高及實(shí)時性處理的要求,提出一種數(shù)字信道化接收機(jī)的設(shè)計方法。在推導(dǎo)高效信道化接收機(jī)模型的基礎(chǔ)上,采用多相濾波器結(jié)構(gòu)實(shí)現(xiàn)的數(shù)字信道化接收機(jī)。該接收機(jī)利用超高速A/D對數(shù)據(jù)進(jìn)行高速采樣,然后由高性能FPGA進(jìn)行
2011-03-07 15:28:3361 本文介紹用RC多相濾波器實(shí)現(xiàn)鏡像抑制的原理,推導(dǎo)出電阻電容誤差對鏡像抑制影響的數(shù)學(xué)表達(dá)式,通過仿真驗(yàn)證表明,計算值與仿真值較為接近,并應(yīng)用RC 多相濾波器來實(shí)現(xiàn)高鏡像抑
2011-08-23 14:51:1446 基于多速率信號處理原理,設(shè)計了用于下變頻的CIC抽取濾波器,由于CIC濾波器結(jié)構(gòu)只用到加法器和延遲器,沒有乘法器,很適合用FPGA來實(shí)現(xiàn),所以本文分析了CIC濾波器的原理,性能及影
2011-08-26 15:12:11160 無線信道仿真和均衡器的FPGA設(shè)計與實(shí)現(xiàn)
2011-10-09 18:11:3740 針對軌道電路信號(FSK信號)的檢測提出了基于多相濾波器組的頻譜細(xì)化(ZFFT)分析方法,該方法利用多相濾波器組將待分析的移頻信號按照不同載頻分解成多個子帶,經(jīng)過子帶選擇,再進(jìn)
2011-10-10 15:09:0137 多相DFT濾波器組是實(shí)現(xiàn)信道化接收機(jī)的一種高效結(jié)構(gòu),但是該結(jié)構(gòu)要求信道數(shù)目與抽取倍數(shù)必須相等,限制了接收機(jī)參數(shù)設(shè)計的靈活性。該文將WOLA濾波器組引入信道化接收機(jī),以信號的
2011-11-08 18:00:3927 基于多相濾波的信道化接收機(jī)抽取在濾波之前,運(yùn)算量小,且輸出速率低,便于FPGA實(shí)現(xiàn),這使得在 一片FPGA中實(shí)現(xiàn)數(shù)字信道化成為可能。本文利用信道頻率重疊的方法連續(xù)覆蓋整個瞬時
2012-05-23 10:43:043538 信道化接收技術(shù)是解決寬帶信號檢測等問題的一種有效方式。信道化接收機(jī)因其具備較大的瞬時帶寬、能夠檢測和處理同時到達(dá)的信號、具有準(zhǔn)確的參數(shù)測量能力和一定的信號識別能力
2012-08-18 11:35:492186 描述了基于FPGA的FIR濾波器設(shè)計。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu),即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給
2012-11-09 17:32:37121 研究了一種采用FPGA實(shí)現(xiàn)32階FIR濾波器硬件電路方案;討論了窗函數(shù)的選擇、濾波器的結(jié)構(gòu)以及系數(shù)量化問題;研究了FIR濾波器的FPGA實(shí)現(xiàn),各模塊的設(shè)計以及如何優(yōu)化硬件資源,提高運(yùn)行
2017-11-10 16:41:5715 為了減少信道化接收機(jī)的資源消耗,對低通濾波器組實(shí)現(xiàn)信道化接收機(jī)的結(jié)構(gòu)進(jìn)行了研究。在前人將HB濾波器和FIR濾波器設(shè)計為多通道并采用時分復(fù)用方法的基礎(chǔ)上,將NCO和CIC濾波器也做了同樣處理,并在
2017-11-17 05:38:023382 ,其頻率截獲概率與分辨力的矛盾難以解決,無法實(shí)現(xiàn)全概率信號截獲。而多信道化的頻率檢測技術(shù)屬于瞬時測頻,其架構(gòu)是采用多個頻率窗口(多個信道彼此銜接相鄰)來覆蓋接收機(jī)的整個頻段.
2017-11-18 10:51:175139 對一種單圖像向?qū)?b class="flag-6" style="color: red">濾波器的高性能FPGA設(shè)計結(jié)構(gòu)進(jìn)行了分析,發(fā)現(xiàn)其中的均值濾波器存在設(shè)計缺陷,據(jù)此提出了一種向?qū)?b class="flag-6" style="color: red">濾波器的整數(shù)FPGA設(shè)計結(jié)構(gòu)。通過改變均值濾波器的數(shù)據(jù)累加順序,減少了存儲資源
2017-11-22 15:43:1212 ,有可能丟失信號,而改進(jìn)后的無盲區(qū)多相濾波器的信道數(shù)與抽取倍數(shù)不再相等,信道數(shù)和抽取因子之間往往存在倍數(shù)關(guān)系。
2017-12-09 17:29:404221 用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜,主要是因?yàn)樵?b class="flag-6" style="color: red">FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu),現(xiàn)在,FPGA中集成了硬件乘法器,使FPGA在數(shù)字信號處理方面有了長足的進(jìn)步。本文介紹了一種采用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計方法。
2018-04-28 11:50:001073 的自適應(yīng)調(diào)整是通過控制算法對信道中的信號進(jìn)行快速檢測,然后將結(jié)果和濾波器的輸出結(jié)果進(jìn)行差值計算進(jìn)行反饋調(diào)節(jié)。利用Quartus II和DSP Builder設(shè)計基于FPGA的16階系數(shù)可調(diào)FIR濾波
2018-07-23 17:21:002372 用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜,主要是因?yàn)樵?b class="flag-6" style="color: red">FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu),現(xiàn)在,FPGA中集成了硬件乘法器,使FPGA在數(shù)字信號處理方面有了長足的進(jìn)步。本文介紹了一種采用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計方法。
2020-09-25 10:44:003 針對Σ△ADC輸出端存在的高頻噪聲問題,設(shè)計了一種 Sinc數(shù)字抽取濾波器,實(shí)現(xiàn)了Σ-△調(diào)制器輸出信號的高頻濾波。分析了Sinc濾波器的結(jié)構(gòu)原理,基于 Spartan6FPGA進(jìn)行濾波器的設(shè)計與實(shí)現(xiàn)
2020-08-26 17:12:0014 WCDMA中規(guī)定了小區(qū)搜索的時隙同步過程采用匹配濾波器的方法實(shí)現(xiàn),本論文主要研究匹配濾波器原理及FPGA實(shí)現(xiàn)結(jié)構(gòu)。
2021-01-26 16:22:4312 提出了一種基于多相濾波器的并行有限脈沖響應(yīng)(finite impulse response,F(xiàn)IR)濾波器結(jié)構(gòu),可以有效提高濾波器運(yùn)算的吞吐率,與傳統(tǒng)的串行濾波器結(jié)構(gòu)比,并行濾波器運(yùn)算速度可以提高
2021-01-28 17:22:0015 提出了一種基于多相濾波器的并行有限脈沖響應(yīng)(finite impulse response,F(xiàn)IR)濾波器結(jié)構(gòu),可以有效提高濾波器運(yùn)算的吞吐率,與傳統(tǒng)的串行濾波器結(jié)構(gòu)比,并行濾波器運(yùn)算速度可以提高
2021-01-28 17:22:007 針對電子戰(zhàn)中的寬帶偵察數(shù)字信道化接收機(jī),提出了基于短時傅里葉變換的寬帶數(shù)字信道化接收機(jī)的改進(jìn)方法,給出了該方法的FPGA實(shí)現(xiàn)。該方法采用多相濾波結(jié)構(gòu),通過先對時域抽取信號進(jìn)行傅里葉變換,再對變換結(jié)果
2021-02-05 17:35:5127 針對高速率QPSK數(shù)據(jù)傳輸鏈系統(tǒng),比較分析了數(shù)字中頻接收與零中頻接收的優(yōu)、缺點(diǎn),并提出了一種基于多相濾波的寬帶中頻正交采樣數(shù)字零中頻接收方案。基于FPGA對此數(shù)字零中頻正交變換方案進(jìn)行了實(shí)現(xiàn)和驗(yàn)證,同時,對一種全數(shù)字零中頻QPSK信號的高速解調(diào)算法及其FPGA硬件實(shí)現(xiàn)進(jìn)行了介紹。
2021-03-19 17:43:1211 提出一種新的高階FIR濾波器的FPGA實(shí)現(xiàn)方法。該方法運(yùn)用多相分解結(jié)構(gòu)對高階FIR濾波器進(jìn)行降階處理,采用改進(jìn)的分布式算法來實(shí)現(xiàn)降階后的FIR濾波器。設(shè)計了一系列階數(shù)從8到1 024的FIR濾波
2021-03-23 15:44:5430 :針對高速率 QPSK 數(shù)據(jù)傳輸鏈系統(tǒng),比較分析了數(shù)字中頻接收與零中頻接收的優(yōu)、缺點(diǎn),并提出了一種基
于多相濾波的寬帶中頻正交采樣數(shù)字零中頻接收方案。基于 FPGA 對此數(shù)字零中頻正交變換方案
2022-12-12 15:44:363
評論
查看更多