本文設(shè)計了一種基于FPGA動態(tài)可重構(gòu)技術(shù)的二模冗余MIPS處理器。系統(tǒng)可以對系統(tǒng)錯誤進行自行檢測和錯誤自行定位，經(jīng)測試系統(tǒng)可以正常運行。本系統(tǒng)下一步的工作是進一步完善故障自檢測系統(tǒng)和設(shè)計故障的自修復系統(tǒng)。
2013-11-28 18:58:36
1330 
本文提出了一種基于FPGA的多路光柵信號采集方案，該方案使用I/O口相對較少的低端FPGA,配合多路選擇開關(guān)，通過內(nèi)部處理，實現(xiàn)了多路光柵信號的采集，結(jié)果表明，該方案成本低廉且能滿足精度的要求。
2013-12-30 13:35:402174 
本文以FPGA作為核心處理器，提出了一種基于FPGA多路機載冗余圖像處理系統(tǒng)的設(shè)計方案。##整個系統(tǒng)顯示的分辨率為1600×1200@60 Hz，信號位為真彩色24b，則一幀圖像所需需要存儲的容量C≈47 Mb。##讀寫操作交替進行仿真圖如圖5所示。圖5中包含了兩個寫入操作，一個讀取操作。
2014-01-07 10:28:322802 
多片FPGA之間的互連，經(jīng)常提到多路復用的概念，也經(jīng)常提到TDM的概念，正確理解多路復用在多片FPGA原型驗證系統(tǒng)中的機理，尤其是時序機制，對于我們正確看待和理解多片FPGA原型系統(tǒng)的性能有很好的促進作用。下圖是一個使用多路復用器后接采樣FF的多路復用解決方案的示例。
2023-06-06 10:04:35579 
FPGA數(shù)字信號處理實現(xiàn)原理及方法
2012-08-15 19:00:58
FPGA數(shù)字信號處理實現(xiàn)原理及方法
2012-08-19 13:37:35
本篇討論的是有關(guān)CPU（在Zynq SoC中是指ARM處理器核）和FPGA的可編程邏輯架構(gòu)之間的機器視覺算法分割。美國國家儀器公司（National Instruments）的Carlton
2021-05-31 09:17:44
你好：
我想問一下，我要使用FPGA實現(xiàn)對AD7768芯片產(chǎn)生的多路AD數(shù)據(jù)進行采集，除了設(shè)置MODE，F(xiàn)ORMATE之類的以外，我只使用一片AD7768，是否需要使用START信號
2023-12-11 07:24:57
一種基于FPGA的多路同步信號源的設(shè)計方法，通過VHDL語言硬件編程實現(xiàn)了基于單片FPGA的多路同步信號，數(shù)字調(diào)相快速準確。利用QuartusⅡ進行綜合和仿真驗證了該設(shè)計的正確性，該設(shè)計具有調(diào)相方便、速度快、成本低等優(yōu)點。
2021-04-22 06:23:50
DSP技術(shù)廣泛應(yīng)用于各個領(lǐng)域，但傳統(tǒng)的數(shù)字信號處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實現(xiàn)數(shù)字信號處理系統(tǒng)，具有很強的實時性和靈活性，因此利用FPGA實現(xiàn)數(shù)字信號處理成為數(shù)字信號處理領(lǐng)域的一種新的趨勢。
2019-10-17 08:12:27
在FPGA上實現(xiàn)時鐘信號的多路同步輸出該怎么做呢？好像要用到FPGA內(nèi)部的PLL，將時鐘信號分成多路輸送到其他板塊，求高手解答該怎么做輸入時鐘由一個50M的晶振提供
2023-03-21 14:51:29
要求:1.以Altera公司的最新4代FPGA Cyclone Ⅳ系列芯片為核心，以NIOS Ⅱ軟核處理器進行軟件設(shè)計。2#無需DAC 與多路模擬開關(guān)，由FPGA 產(chǎn)生調(diào)制輸出波形信號所需的PWM
2018-12-08 18:07:11
機進行通道控制與信號檢測，提升該系統(tǒng)的便捷性和實用性。下位機作為該系統(tǒng)的主體部分，主要由基于FPGA芯片的核心調(diào)度、數(shù)據(jù)處理、通道管理、信號調(diào)理與采集、網(wǎng)絡(luò)通信、串口通信、單片機控制及電源與時鐘管理
2021-07-12 08:30:00
處理、硬件數(shù)字濾波器、各種算法等，或者利用FPGA來擴展I／O接口，如實現(xiàn)多路PWM(脈寬調(diào)制)輸出、實現(xiàn)PCI接口擴展等。通過合理的系統(tǒng)軟硬件功能劃分，結(jié)合優(yōu)秀高效的FPGA設(shè)計，整個嵌入式
2019-05-06 09:18:16
1引言在許多嵌入式系統(tǒng)的實際應(yīng)用中，需要擴展FP-GA(現(xiàn)場可編程門陣列)模塊，將CPU實現(xiàn)有困難或?qū)崿F(xiàn)效率低的部分用FPGA實現(xiàn)，如數(shù)字信號處理、硬件數(shù)字濾波器、各種算法等，或者利用FPGA來擴展
2019-04-25 07:00:05
基于FPGA的多路回聲消除算法的實現(xiàn)中文期刊文章作 者：尹邦政 朱靜 毛茅作者機構(gòu)：[1]廣州廣哈通信股份有限公司,廣東廣州510663;[2]廣州大學實驗中心,廣東廣州510006出 版 物
2018-05-08 10:23:36
的信號量特別多時(特別是各種信號量、狀態(tài)量)，僅僅靠用普通MCU的資源就往往難以完成任務(wù)。電子論壇所提出的一種基于FPGA的模擬量、數(shù)字量采集與處理系統(tǒng)，利用FPGA的I／O端口多，并且可以自由編程支配
2011-08-23 10:15:34
電路圖。 現(xiàn)在我們要在FPGA中實現(xiàn)，二選一多路選擇命名為“mux2_1”，不要命名為mux21，mux21是quartus中默認器件庫中的名字，命名相同會出現(xiàn)錯誤。 建立工程后，輸入如下設(shè)計代碼
2023-03-01 17:10:10
基于FPGA的數(shù)字信號處理
2020-04-04 18:08:33
`積分商城兌換的禮品《基于FPGA的數(shù)字信號處理(第2版)》曬曬，:-)`
2016-03-28 23:53:15
大規(guī)模集成電路的迅速發(fā)展，機器視覺技術(shù)得到了廣泛的應(yīng)用研究，取得了巨大的經(jīng)濟與社會效益。 機器視覺系統(tǒng)主要由3部分組成：圖像的獲取、圖像的處理和分析、輸出或顯示。本文介紹了基于FPGA的一種機器視覺系統(tǒng)，該系
2013-09-04 12:14:55
）算法的提出，減少了當N很大的時候DFT的運算量，使得數(shù)字信號處理的實現(xiàn)和應(yīng)用變得更加容易，因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義，且實際價值不可估量。本文主要探討了基于FPGA
2017-11-28 11:32:15
多路寫信號處理電路在QuartusII9.0環(huán)境下的仿真結(jié)果如圖7所示，圖中sgg為輸入的單路寫信號脈沖，wrout為輸出的多路寫信號[6-7]。3 AVR數(shù)據(jù)采集3.1 FIFO地址譯碼電路
2021-07-13 06:58:32
如何對在QuartusII9.0環(huán)境下的多路寫信號處理電路進行仿真？怎樣去設(shè)計一種FIFO讀信號地址譯碼電路？
2021-09-26 06:53:31
本文設(shè)計了一種以FPGA、高速D/A為核心，能產(chǎn)生多路頻率可調(diào)信號的信號源系統(tǒng)。
2021-05-08 09:12:14
數(shù)字信號處理的FPGA實現(xiàn)
2019-12-31 17:24:40
數(shù)字信號處理的FPGA實現(xiàn)
2020-04-06 11:20:46
數(shù)字信號處理的FPGA實現(xiàn)，還有個大的，上傳不了，要的M
2013-03-15 17:26:53
本文針對遙測應(yīng)用，以大容量FPGA器件為核心，實現(xiàn)了電源獨立的不同頻率、不同波形的多路模擬量信號源。
2021-04-30 06:12:38
缺陷成團對FPGA片內(nèi)冗余容錯電路可靠性的影響是什么？缺陷成團對冗余容錯電路可靠性的影響是什么？
2021-04-08 06:50:18
根據(jù)電力監(jiān)控系統(tǒng)的要求，提出一種基于FPGA技術(shù)的多路交流信號采集與處理系統(tǒng)的設(shè)計方法。分析整個系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計方案，以及各個功能
2009-05-16 14:47:58
27 本文針對磁通門信號采集與處理的具體特點，對基于FPGA的磁通門數(shù)字信號處理系統(tǒng)進行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對磁通門輸出信號進行采樣，采樣后的數(shù)據(jù)通過FPGA進行數(shù)據(jù)
2009-12-23 15:09:0915 本文針對磁通門信號采集與處理的具體特點,對基于FPGA的磁通門數(shù)字信號處理系統(tǒng)進行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對磁通門輸出信號進行采樣,采樣后的數(shù)據(jù)通過FPGA進行數(shù)據(jù)處理,再
2010-07-21 17:24:5826 摘 要： 本文在闡述某種近距雷達目標檢測原理和FPGA技術(shù)發(fā)展狀況的基礎(chǔ)上，著重討論用FPGA設(shè)計高性能的數(shù)字信號處理系統(tǒng)的方法，并給出一個應(yīng)用實例。
2006-03-11 13:16:431698 
FPGA的多路可控脈沖延遲系統(tǒng)設(shè)計
采用數(shù)字方法和模擬方法設(shè)計了一種最大分辨率為0.15 ns級的多路脈沖延遲系統(tǒng)，可以實現(xiàn)對連續(xù)脈沖信號的高分辨
2009-03-29 15:09:482234 
摘要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計方案，分析整個系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計方案等。本設(shè)計
2009-06-20 15:05:111543 基于CPCI總線的通用FPGA信號處理板的設(shè)計
?隨著雷達信號處理技術(shù)的不斷發(fā)展以及現(xiàn)代國防對雷達技術(shù)的需求，系統(tǒng)對雷達信號處理的要求也越來越高，需要實時處
2009-11-28 15:07:38922 
本系統(tǒng)設(shè)計利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實現(xiàn)各個視頻通道間相互切換。根據(jù)開關(guān)控制信號的設(shè)計思想在FPGA中對撥動開關(guān)輸入信號做去抖動處理，然后對不同的
2010-06-29 15:45:273378 
應(yīng)用領(lǐng)域： 6U VME TigerSHARC201FPGA信號處理機主要面向雷達、聲納、通信、圖象處理等高速信號處理領(lǐng)域。采用專用DSP與FPGA可編程邏輯器組成陣列化并行處理機，已經(jīng)越來越成為當前數(shù)字信號處理發(fā)展的趨勢。 雷航科技的6U VME TigerSHARC201FPGA信號處理機就
2011-02-28 12:05:3264 研究了能夠同時對多路 光電編碼器 脈沖信號進行細分、計數(shù)以及傳輸?shù)臄?shù)據(jù)采集處理系統(tǒng)。提出了以高度集成的FPGA芯片為核心的設(shè)計方式，實現(xiàn)6路光電編碼器信號的同步實時處理。坐
2011-08-18 16:33:1590 本課題基于關(guān)節(jié)臂式坐標測量機的研制需要，研究了 光柵傳感器 輸出信號的特點和FPGA開發(fā)技術(shù)，以FPGA為載體，設(shè)計了一個基于FPGA的多路光柵數(shù)據(jù)采集系統(tǒng)。 本文主要介紹了光柵傳感
2011-08-18 16:34:5578 在3G移動通信網(wǎng)絡(luò)建設(shè)中，如何實現(xiàn)密集城區(qū)的無線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。本文提出了基于FPGA的數(shù)字收發(fā)機信號處理。
2011-10-21 17:56:3660 本文提出基于FPGA的數(shù)字收發(fā)機信號處理研究與實現(xiàn)
2011-11-01 18:20:4250 本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計中常用軟件簡介、用fpga實現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實現(xiàn)、不同結(jié)構(gòu)
2011-11-04 15:50:120 現(xiàn)場可編程邏輯陣列器件（FPGA）具有編程方便、高集成度、高可靠性等優(yōu)點。為了滿足科研和實際測試要求，本文設(shè)計了一種以FPGA、高速D/A為核心，能產(chǎn)生多路頻率可調(diào)信號的信號源系
2012-05-23 11:32:491195 
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出
2012-09-12 17:18:3199 隨著新的FPGA體系的出現(xiàn)，DSP IP核和工具數(shù)量的增加，采用可編程邏輯的DSP應(yīng)用繼續(xù)增加。FPGA器件能夠以高速、實時、低成本、高靈活性的優(yōu)點應(yīng)用于數(shù)字信號處理領(lǐng)域，它可以完全取代通用DSP芯片或作為通用DSP芯片的協(xié)處理器進行工作。
2015-02-02 14:11:368469 基于FPGA的雷達信號處理系統(tǒng)設(shè)計的論文
2015-10-30 10:38:126 基于FPGA的心電信號處理研究與實現(xiàn)論文
2015-10-30 10:38:539 基于FPGA數(shù)字信號處理，本文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn)
2015-10-30 10:39:3830 本書比較全面地闡述了fpga在數(shù)字信號處理中的應(yīng)用問題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計中常用軟件簡介、用fpga實現(xiàn)數(shù)字信號處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4644 基于FPGA的超聲波無損檢測信號處理研究/
2016-01-04 15:26:580 本文主要研究如何利用FPGA實現(xiàn)FFl’算法，研制具有自主知識產(chǎn)權(quán)的FFT
信號處理器
2016-03-21 16:22:5240 外文翻譯過來的，數(shù)字信號處理的FPGA實現(xiàn)中文版。
2016-05-04 16:04:240 多路同步數(shù)字調(diào)相信號源一般采用單片機和多片專用DDS芯片配合實現(xiàn)。該技術(shù)同步實現(xiàn)復雜，成本高。給出了一種基于FPGA的多路同步信號源的設(shè)計方法，通過VHDL語言硬件編程實現(xiàn)了基于單片FPGA
2016-05-27 13:47:497436 
基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn)
2016-08-29 23:20:5639 基于FPGA數(shù)字信號處理
2016-12-14 22:08:2520 數(shù)字信號處理的FPGA實現(xiàn)
2016-12-14 22:08:2532 基于DSP_FPGA的LFMCW雷達測距信號處理系統(tǒng)設(shè)計_陳林軍
2017-03-19 19:07:174 基于FPGA的通用傳感器信號處理系統(tǒng)設(shè)計_李輝
2017-03-19 19:07:173 光纖陀螺信號處理電路中FPGA與DSP的接口方法研究
2017-10-20 08:40:252 基于Cortex_A8和FPGA的嵌入系統(tǒng)在雷達信號處理中的應(yīng)用
2017-10-26 08:27:503 多抽樣率的數(shù)字信號處理及其FPGA實現(xiàn)
2017-10-30 11:42:4410 DSP技術(shù)廣泛應(yīng)用于各個領(lǐng)域，但傳統(tǒng)的數(shù)字信號處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實現(xiàn)數(shù)字信號處理系統(tǒng)，具有很強
2017-10-31 10:37:230 EtherCAT是一種實時工業(yè)以太網(wǎng)協(xié)議，使用鏈路冗余技術(shù)是實現(xiàn)鏈路穩(wěn)定性和可靠性的重要手段。介紹了基于FPGA的EtherCAT鏈路冗余原理，設(shè)計通過FPGA實現(xiàn)主站與從站、從站與從站之間的通信
2017-11-15 12:42:136654 
針對信號處理數(shù)據(jù)量大、實時性要求高的特點，從實際應(yīng)用出發(fā)，設(shè)計了以雙DSP+FPGA為核心的并行信號處理模塊。為了滿足不同的信號處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號處理
2017-11-17 06:11:402373 
在振動信號采集和處理系統(tǒng)設(shè)計中，信號的處理時間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計了一種基于FPGA的振動信號采集處理系統(tǒng)，該系統(tǒng)通過振動信號采集電路、抗混疊濾波電路、AD采樣電路將電荷信號轉(zhuǎn)化
2017-11-18 05:26:023148 
衛(wèi)星通信是當前重要的通信手段之一。針對原有單路解調(diào)器的不足，本文提出利用軟件無線電思想，通過FPGA構(gòu)建一種多路衛(wèi)星信號處理系統(tǒng)。論述了數(shù)字下變頻（DDC）、解調(diào)、數(shù)據(jù)通路等關(guān)鍵點的設(shè)計思路。最終
2017-11-18 08:26:141949 
基于運放的信號發(fā)生器精度低且穩(wěn)定性和可調(diào)節(jié)性差，而基于DDS的信號發(fā)生器則成本高、電路復雜。為此提出了基于FPGA+PWM的多路信號發(fā)生器設(shè)計方法。該方法硬件上無需DAC與多路模擬開關(guān)，由FPGA產(chǎn)生調(diào)制輸出波形信號所需的PWM脈沖波，經(jīng)二階低通濾波和放大電路后即可得到所需波形信號。
2017-11-18 09:42:016332 
基于SRAM 的FPGA對于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對基于FPGA的電子系統(tǒng)采取容錯措施以防止此類故障的出現(xiàn)非常重要。通過對敏感電路使用三模冗余( TMR)方法并利用FPGA 的動態(tài)可重構(gòu)特性，可以有效的增強FPGA 的抗單粒子性能，解決FPGA對因空間粒子輻射而形成的軟故障。
2017-11-18 11:40:0210826 
基于二模冗余技術(shù)和FPGA動態(tài)部分可重構(gòu)技術(shù)設(shè)計了一種二模冗余MIPS處理器。處理器可以在不中斷系統(tǒng)運行的同時，使用動態(tài)可重構(gòu)技術(shù)修復系統(tǒng)故障；通過對系統(tǒng)內(nèi)部重要模塊設(shè)置冗余邏輯，保證了系統(tǒng)的穩(wěn)定性
2017-11-22 08:26:22985 
BDTI 和賽靈思對設(shè)計進行了分區(qū)，其中FPGA架構(gòu)負責處理數(shù)字信號處理密集型運算，而CPU則負責處理復雜的控制和預測算法。在這個探索性實現(xiàn)方案中，CPU電路板通過以太網(wǎng)接口連接到 FPGA 開發(fā)板
2017-11-22 17:30:011719 隨著實時數(shù)字信號處理技術(shù)的發(fā)展，ARM、DSP和FPGA體系結(jié)構(gòu)成為3G移動終端實現(xiàn)的主要方式。本文的設(shè)計通過ARM對目標及環(huán)境進行建模、運算，生成網(wǎng)絡(luò)協(xié)議仿真數(shù)據(jù)庫，應(yīng)用DSP進行數(shù)據(jù)調(diào)度、運算和處理，最后形成所需的調(diào)幅、調(diào)相、調(diào)頻等控制字，通過FPGA控制收發(fā)器芯片產(chǎn)生射頻模擬信號。
2018-04-26 16:26:001281 
針對聲學多普勒流速剖面儀的高速信號采集和處理對運算實時性與易升級的需求，提出一種基于現(xiàn)場可編程門陣列（ FPGA）的軟硬件協(xié)同設(shè)計方法。闡述聲學多普勒剖面儀的測流原理，選擇FPGA作為單一的信號
2018-03-05 15:45:182 控制器接收專用芯片外部異步串口傳送的數(shù)據(jù)，將這些數(shù)據(jù)進行處理后傳送到DDS模塊相應(yīng)寄存器，從而產(chǎn)生特定頻率相位的正弦波信號；最后將程序固化到片內(nèi)RAM中，在FPGA上實現(xiàn)多路正弦波信號發(fā)生器專用芯片的設(shè)計。
2018-12-30 09:03:008311 
為了實現(xiàn)對58路模擬信號進行不同頻率的采集，設(shè)計了一種以現(xiàn)場可編程門陣列（FPGA）為核心的多路模擬信號采集模塊。該模塊采用FPGA芯片XC2S30作為系統(tǒng)的核心控制器件來實現(xiàn)對A／D轉(zhuǎn)換器的控制
2018-10-12 16:15:2124 本文提出了一種實現(xiàn)信號采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號采集系統(tǒng)的系統(tǒng)設(shè)計，并著重介紹前端硬件的設(shè)計，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計進行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達到了較好的效果，實現(xiàn)了信號的采集與存儲。
2018-11-02 15:46:0110 設(shè)計了一種基于 TI DSP TMS320C6713B 和ALtera Cyclone 系列FPGA 的數(shù)據(jù)采集模塊，使用FPGA 做多路串行AD 器件的信號采集控制和數(shù)據(jù)緩沖，同時利用DSP
2019-03-05 16:30:2916 本文檔的主要內(nèi)容詳細介紹的是FPGA視頻教程之使用FPGA進行嵌入式信號處理系統(tǒng)設(shè)計視頻資料免費下載包括了：1、FPGA的最新發(fā)展現(xiàn)狀和設(shè)計流程;，2、基于FPGA的嵌入式系統(tǒng)技術(shù)，3、基于FPGA
2019-03-29 16:53:5015 硬件工程師，在電路項目開發(fā)設(shè)計階段，會遇到一些多路信號分時處理的情況；對于數(shù)字開關(guān)量信號，會使用多路選擇器解決，如邏輯芯片的三八譯碼器74HC138。
2019-09-29 11:28:196299 提出了一種基于FPGA+ARM的多路視頻采集系統(tǒng)的設(shè)計與實現(xiàn)方法。該視頻采集系統(tǒng)不僅能對多路快速變化的視頻信號進行采集和處理，而且能應(yīng)用為系統(tǒng)信號發(fā)生設(shè)備．系統(tǒng)采用FPGA為核心高速時序邏輯控制
2019-11-19 15:51:4221 設(shè)計利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實現(xiàn)各個視頻通道間相互切換。根據(jù)開關(guān)控制信號的設(shè)計思想在FPGA中對撥動開關(guān)輸進信號做往抖動處理，然后對不同的開關(guān)操縱進行編碼，最后將信號送給DSP進行處理。
2020-01-29 17:04:00553 
如今，圖像傳感器必須超越“拍攝圖像”，能夠?qū)崿F(xiàn)“分析圖像”，這就是視覺處理器存在的原因。根據(jù)Yole近期出版的《圖像信號處理器和視覺處理器市場和技術(shù)趨勢-2019版》報告，視覺處理器市場正在爆發(fā)性
2020-07-23 11:14:141752 主要介紹基于FPGA實現(xiàn)多路模擬信號自適應(yīng)采集系統(tǒng)的設(shè)計。該系統(tǒng)主要包括軟件和硬件兩部分：硬件主要采用FPGA芯片，AD7982—1，ADG406和運放AD824來搭建硬件平臺；軟件包括FPGA程序
2021-02-02 15:52:345 本文通過GA3816、FPGA和DSP構(gòu)建了一個高速、通用、可擴展的多功能信號處理平臺，該信號處理平臺經(jīng)過動態(tài)配置GA3816處理芯片可實現(xiàn)一些信號處理領(lǐng)域常用的運算，也可以通過對DSP、FPGA芯片的編程來實現(xiàn)一些其它算法，所以該平臺能夠廣泛的應(yīng)用于信號處理等領(lǐng)域。
2021-05-22 15:29:051594 
多速率技術(shù)已廣泛應(yīng)用于數(shù)字音頻處理、語音處理、頻譜分析、無線通信、雷達等領(lǐng)域。作為一項常用信號處理技術(shù)，FPGA攻城獅有必要了解如何應(yīng)用該技術(shù)，解決實際系統(tǒng)中的多速率信號處理問題。 01什么是多速率
2021-06-01 11:02:192799 
基于FPGA的嵌入式信號處理系統(tǒng)設(shè)計方案
2021-06-02 11:04:330 基于FPGA的嵌入式信號處理系統(tǒng)設(shè)計方案
2021-06-02 11:04:330 數(shù)字信號處理的FPGA實現(xiàn).第3版英文
2021-10-18 10:55:320 說到異步時鐘域的信號處理，想必是一個FPGA設(shè)計中很關(guān)鍵的技術(shù)，也是令很多工程師對FPGA望 而卻步的原因。但是異步信號的處理真的有那么神秘嗎？那么就讓特權(quán)同學和你一起慢慢解開這些所謂的難點
2021-11-01 16:24:3911 基于FPGA+DSP彈載SAR信號處理系統(tǒng)設(shè)計
2021-12-27 18:58:5121 FPGA和CPU一直是雷達信號處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達系統(tǒng)的處理能力越來越強，越來越復雜，對信息處理的需求也急劇增長。為此，FPGA不斷在提高處理
2022-12-14 11:46:091268 多片FPGA之間的互連，經(jīng)常提到多路復用的概念，也經(jīng)常提到TDM的概念
2023-06-06 10:07:37221 
一種基于FPGA 實現(xiàn)的800G信號處理平臺
2023-07-31 10:23:11375 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論