基于eFPGAsim的電機(jī)硬件在環(huán)測(cè)試系統(tǒng)，是面向電驅(qū)HIL測(cè)試的高精度FPGA的解決方案，利用最新的eHS （Electric Hardware Solver）技術(shù)實(shí)現(xiàn)，在獲得基于FPGA片上仿真
2017-08-09 10:52:21
2930 
利用FPGA可重復(fù)編程的特性，通過(guò)脫機(jī)配置，建立BIST邏輯，即使由于線路被操作系統(tǒng)的重新配置而令BIST結(jié)構(gòu)消失，可測(cè)性也可實(shí)現(xiàn)。本文給出一種基于BIST利用ORCA（Optimized
2018-11-28 09:02:004021 
測(cè)試，而且基本上可以達(dá)到不用敲代碼就可以完成測(cè)試的目的。 下面按步驟，一步一步實(shí)現(xiàn)。重點(diǎn)的地方我會(huì)標(biāo)注出來(lái)。 （1）新建工程，只需選擇好與板卡對(duì)應(yīng)的FPGA型號(hào)即可，無(wú)須添加任何文件。 （2）添加ibert IP。 （3）配置IP： 這里我們先只配置一個(gè)quad，也
2020-12-31 15:36:046617 可重構(gòu)設(shè)計(jì)是指利用可重用的軟、硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。FPGA器件可多次重復(fù)配置邏輯的特性使可重構(gòu)系統(tǒng)成為可能，使系統(tǒng)兼具靈活、便捷、硬件資源可復(fù)用等性能
2011-05-27 10:22:36
不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他
2017-06-01 10:31:59
不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他
2015-12-03 16:41:21
設(shè)計(jì)和制造技術(shù)的快速發(fā)展，JTAG越來(lái)越多的被用于電路的邊界掃描測(cè)試和可編程芯片的在線系統(tǒng)編程。（特權(quán)同學(xué)，版權(quán)所有）FPGA器件都支持JTAG進(jìn)行在線配置，JTAG邊界掃描的基本原理如圖3.7所示
2019-01-30 02:34:52
ATE有一定的優(yōu)勢(shì)，對(duì)FPGA測(cè)試有一定的使用價(jià)值。FPGA可重復(fù)配置和測(cè)試系統(tǒng)結(jié)構(gòu)概述系統(tǒng)框圖如圖1所示。圖1 可重復(fù)配置測(cè)試系統(tǒng)結(jié)構(gòu)框圖系統(tǒng)功能的實(shí)現(xiàn)包括軟件和硬件兩部分。硬件部分包含PCI橋接
2020-05-14 07:00:00
以及最新的DSP系統(tǒng)工具的概況；接著主要介紹了計(jì)算機(jī)算法的概念、理論、有限字長(zhǎng)效用、FIR和IIR濾波器的實(shí)現(xiàn)、多速率和自適應(yīng)信號(hào)處理的FPGA實(shí)現(xiàn)；最后，介紹了System Genrerator
2009-07-21 09:22:42
完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下載到CF存儲(chǔ)卡中，上電后通過(guò)ACE控制芯片實(shí)現(xiàn)不同配置碼流間的切換。System ACE的解決方案需要購(gòu)買CF存儲(chǔ)卡和專用的ACE控制芯片，增加了系統(tǒng)
2019-06-10 05:00:08
不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他
2016-09-28 16:14:51
用FPGA實(shí)現(xiàn)的嵌入式系統(tǒng)，均是在更大的芯片中嵌入的重復(fù)完成特定功能的計(jì)算系統(tǒng)，雖則是隱含嵌入，但實(shí)際上在各種常用的芯片中能夠找到這些嵌入式系統(tǒng)。例如，消費(fèi)類電子產(chǎn)品中的手機(jī)、尋呼機(jī)、數(shù)字相機(jī)
2019-08-21 07:06:03
配置歷史回顧當(dāng)FPGA首次面世時(shí)，可選擇的配置存儲(chǔ)器是并行EPROM或并行EEPROM產(chǎn)品。隨著時(shí)間的推移，NOR閃存技術(shù)應(yīng)運(yùn)而生，同時(shí)因其系統(tǒng)內(nèi)可重復(fù)編程性和高性價(jià)比而被廣泛采用。在第二次革命性轉(zhuǎn)折
2021-09-03 07:00:00
在FPGA的應(yīng)用中，很多時(shí)候就是CPU+FPGA+一些常見外設(shè)（FLASH、SRAM等），FPGA的功能差別其實(shí)不大，那么它的測(cè)試文件差別應(yīng)該也不是這么大，為了簡(jiǎn)化仿真，是不是可以寫些文件，通過(guò)修改
2013-08-29 20:40:25
在FPGA的應(yīng)用中，很多時(shí)候就是CPU+FPGA+一些常見外設(shè)（FLASH、SRAM等），FPGA的功能差別其實(shí)不大，那么它的測(cè)試文件差別應(yīng)該也不是這么大，為了簡(jiǎn)化仿真，是不是可以寫些文件，通過(guò)修改
2013-08-29 20:42:31
在FPGA的應(yīng)用中，很多時(shí)候就是CPU+FPGA+一些常見外設(shè)（FLASH、SRAM等），FPGA的功能差別其實(shí)不大，那么它的測(cè)試文件差別應(yīng)該也不是這么大，為了簡(jiǎn)化仿真，是不是可以寫些文件，通過(guò)修改
2013-08-29 20:46:18
PGA-SAR系統(tǒng)如何才能達(dá)到12比特可重復(fù)性性能？PGA-SAR系統(tǒng)無(wú)法達(dá)到12比特級(jí)別的可重復(fù)性時(shí)，Δ-Σ系統(tǒng)會(huì)怎么樣呢？Δ-Σ轉(zhuǎn)換器的過(guò)程增益如何？
2021-04-07 06:34:28
; 通過(guò)使用LabVIEW FPGA 模塊和可重新配置I/O(RIO)硬件，NI 為您提供了一種直觀可用的解決方案，它可以將FPGA技術(shù)的靈活性整合到測(cè)量和控制系統(tǒng)
2009-05-30 17:32:27
以及最新的DSP系統(tǒng)工具的概況；接著主要介紹了計(jì)算機(jī)算法的概念、理論、有限字長(zhǎng)效用、FIR和IIR濾波器的實(shí)現(xiàn)、多速率和自適應(yīng)信號(hào)處理的FPGA實(shí)現(xiàn)；最后，介紹了System Genrerator
2009-07-21 09:20:11
的可預(yù)測(cè)性。實(shí)際上，這標(biāo)志著系統(tǒng)配置和基準(zhǔn)測(cè)試之間存在一定的關(guān)系。 在綜合過(guò)程中，兩臺(tái)550MHz PC的性能基本相同。象通常的基準(zhǔn)測(cè)試一樣，在每一個(gè)測(cè)試平臺(tái)上將程序運(yùn)行3次，然后取平均。IBM
2012-12-26 14:06:42
在現(xiàn)代雷達(dá)系統(tǒng)的研制和調(diào)試過(guò)程中，對(duì)雷達(dá)性能和指標(biāo)的測(cè)試是一個(gè)重要環(huán)節(jié)，在這個(gè)環(huán)節(jié)中，利用模擬目標(biāo)信號(hào)的方式與外場(chǎng)實(shí)測(cè)相比具有花費(fèi)少、可重復(fù)和靈活性高的優(yōu)勢(shì)。實(shí)際的雷達(dá)在接受目標(biāo)回波時(shí)，回波中的雜波
2019-07-10 07:30:35
中，數(shù)字信號(hào)處理系統(tǒng)經(jīng)常要進(jìn)行高速、高精度的FFF運(yùn)算?，F(xiàn)場(chǎng)可編程邏輯陣列(FPGA)是一種可定制集成電路，具有面向數(shù)字信號(hào)處理算法的物理結(jié)構(gòu)。用FPGA實(shí)現(xiàn)FFT處理器具有硬件系統(tǒng)簡(jiǎn)單、功耗低的優(yōu)點(diǎn)
2019-07-03 07:56:53
設(shè)計(jì)了一種多通道頻率測(cè)量系統(tǒng)。系統(tǒng)由模擬開關(guān)、信號(hào)調(diào)理電路、FPGA、總線驅(qū)動(dòng)電路構(gòu)成，實(shí)現(xiàn)對(duì)頻率信號(hào)的分壓、放大、濾波、比較、測(cè)量，具備回路自測(cè)試功能，可與主設(shè)備進(jìn)行數(shù)據(jù)交互，具有精度高、可擴(kuò)展
2019-06-27 07:23:11
FPGA可重復(fù)配置和測(cè)試系統(tǒng)結(jié)構(gòu)概述FPGA重復(fù)配置和測(cè)試的實(shí)現(xiàn)
2021-04-29 06:58:20
命令配置，LCD顯示部分測(cè)試結(jié)果，采用串口通信與下位機(jī)進(jìn)行命令和數(shù)據(jù)的交互，實(shí)現(xiàn)本地便捷控制與監(jiān)測(cè)。2、系統(tǒng)硬件及FPGA設(shè)計(jì)多路采集與切換系統(tǒng)的硬件設(shè)計(jì)主要由電源與時(shí)鐘模塊、FPGA邏輯控制模塊
2021-07-12 08:30:00
W5500模塊頂層綜合RTL圖2.4 系統(tǒng)測(cè)試本系統(tǒng)的設(shè)計(jì)，將下位機(jī)（FPGA和W5500）作為服務(wù)器，上位機(jī)采用測(cè)試軟件“TCP&UDP測(cè)試工具”作為客戶端。將程序配置到FPGA中，首先
2018-08-07 10:10:25
本文介紹的基于FPGA的可重配置系統(tǒng)可以在設(shè)計(jì)后期甚至量產(chǎn)階段通過(guò)重新編程以適應(yīng)標(biāo)準(zhǔn)和協(xié)議的改變。
2021-05-13 06:35:49
由于可重構(gòu)系統(tǒng)的研究歷史很短，目前尚未形成標(biāo)準(zhǔn)的結(jié)構(gòu)形式，在此僅根據(jù)已有的應(yīng)用做初步分析?！ “粗貥?gòu)的粒度和方式，可重構(gòu)系統(tǒng)可以粗略地分為兩種。一種是粗粒度重構(gòu)單元的模塊級(jí)重構(gòu)，即重構(gòu)時(shí)改變
2011-05-27 10:24:20
實(shí)物測(cè)試結(jié)果圖。實(shí)測(cè)結(jié)果驗(yàn)證了系統(tǒng)功能實(shí)現(xiàn)的正確性，PC端可循環(huán)發(fā)送命令，FPGA端接收并解析命令進(jìn)行相應(yīng)的控制（開關(guān)切換、信號(hào)采集等），然后將數(shù)據(jù)回饋到PC端，實(shí)現(xiàn)了多通道綜合測(cè)試系統(tǒng)的設(shè)計(jì)。圖 11
2018-08-07 10:08:19
關(guān)于基于ARM的嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)，不看肯定后悔
2021-04-15 06:29:44
在現(xiàn)代雷達(dá)系統(tǒng)的研制和調(diào)試過(guò)程中，對(duì)雷達(dá)性能和指標(biāo)的測(cè)試是一個(gè)重要環(huán)節(jié)，在這個(gè)環(huán)節(jié)中，利用模擬目標(biāo)信號(hào)的方式與外場(chǎng)實(shí)測(cè)相比具有花費(fèi)少、可重復(fù)和靈活性高的優(yōu)勢(shì)。實(shí)際的雷達(dá)在接受目標(biāo)回波時(shí)，回波中的雜波
2019-07-15 06:48:33
一片XilinxSpartanII系列XC2S200型FPGA器件實(shí)現(xiàn)。采用Spansion公司的NORFlash存儲(chǔ)器來(lái)存放配置文件，其型號(hào)為S29GL512N，容量為512Mb。系統(tǒng)總體框圖如圖3
2019-06-06 05:00:38
從制造的角度來(lái)講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。
2019-10-31 06:26:05
如何實(shí)現(xiàn)自動(dòng)重復(fù)配置和FPGA測(cè)試，將FPGA較快速度的在線配置和快速測(cè)試結(jié)合起來(lái)。
2021-04-08 06:14:46
Xilinx FPGA的配置方式何用PowerPC860實(shí)現(xiàn)FPGA配置
2021-04-08 06:46:46
在現(xiàn)代電子系統(tǒng)的設(shè)計(jì)中，高速 FPGA運(yùn)行時(shí)需將其配置數(shù)據(jù)加載到內(nèi)部SRAM 中，改變SDRAM 里面的數(shù)據(jù)，從而使FPGA實(shí)現(xiàn)不同的功能，即所謂的可重構(gòu)技術(shù)[1]。但是由于其采用的是基于SRAM
2019-08-05 06:43:09
可重構(gòu)技術(shù)具有什么優(yōu)點(diǎn)？怎么實(shí)現(xiàn)基于FPGA可重構(gòu)智能儀器的設(shè)計(jì)
2021-05-06 06:44:38
怎么實(shí)現(xiàn)基于FPGA的VRLA蓄電池測(cè)試系統(tǒng)的設(shè)計(jì)？
2021-05-10 06:22:19
本文選用FPGA實(shí)現(xiàn)數(shù)據(jù)處理、邏輯控制，充分利用PC機(jī)，結(jié)合Labwindows圖形化上層應(yīng)用軟件界面生成的虛擬測(cè)試系統(tǒng)具有較強(qiáng)的競(jìng)爭(zhēng)力。本系統(tǒng)在FPGA單板單片主控器件控制下，實(shí)現(xiàn)兩路獨(dú)立、幅值可控的信號(hào)發(fā)生器，一路虛擬存儲(chǔ)示波器，具有外部觸發(fā)信號(hào)和采樣時(shí)鐘的16路高速邏輯分析儀。
2021-05-12 06:58:02
本文提出的通過(guò)微處理器加FPGA結(jié)合串行菊花鏈實(shí)現(xiàn)可重構(gòu)的方式，實(shí)現(xiàn)了動(dòng)態(tài)可重構(gòu)FPGA結(jié)構(gòu)設(shè)計(jì)的一種應(yīng)用。
2021-05-10 06:22:19
基于ARM的嵌入式系統(tǒng)從串配置FPGA的實(shí)現(xiàn)
2021-03-03 06:16:30
對(duì)FPGA器件進(jìn)行編程配置，從而實(shí)現(xiàn)系統(tǒng)工作模式的可重構(gòu)。本設(shè)計(jì)則通過(guò)開發(fā)CPLD先對(duì)FPGA的配置芯片EPCS進(jìn)行編程配置，然后再由FPGA從EPCS配置芯片下載配置程序來(lái)實(shí)現(xiàn)可重構(gòu)，并通過(guò)用戶界面
2019-07-31 07:15:40
求大神分享一種高檔FPGA可重構(gòu)配置方法
2021-04-29 06:16:54
，增加了系統(tǒng)搭建成本和耗費(fèi)了更多空間，而且該方案只能實(shí)現(xiàn)最多8個(gè)配置文件的切換，在面對(duì)更多個(gè)配置文件時(shí)，這種方案也無(wú)能為力。但若要開發(fā)System ACE的替代方案，則需要選擇更合適的可反復(fù)編程存儲(chǔ)器
2019-05-30 05:00:05
使用LabVIEW FPGA 模塊和可重新配置I/O 設(shè)備開發(fā)測(cè)量與控制應(yīng)用通過(guò)使用LabVIEW FPGA 模塊和可重新配置I/O(RIO)硬件，NI 為您提供了一種直觀可用的解決方案，它可以將
2009-07-23 08:15:57
非易失可重復(fù)編程FPGA的應(yīng)用有哪些？
2021-05-08 08:17:26
介紹一種在嵌入式系統(tǒng)中使用微處理器被動(dòng)串行配置方式實(shí)現(xiàn)對(duì)FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash 中，利用微處理器的I/O 口產(chǎn)生配置時(shí)序，省去配置器件；討論FPG
2009-04-15 11:02:53
13 介紹如何用PowerPC860（MPC860）進(jìn)行FPGA（Xilinx 的Virtex-II 系列）的配置；給出進(jìn)行FPGA 配置所需的詳細(xì)時(shí)序圖和原理圖。本配置基本原理對(duì)其它FPGA 的配置也適用。
2009-04-16 14:11:3618 文章介紹了LabWindows/CVI 配置測(cè)試系統(tǒng)儀器可互換性的兩種方法，并設(shè)計(jì)了“儀器可互換性配置” 子系統(tǒng)，子系統(tǒng)的配置文件存儲(chǔ)測(cè)試系統(tǒng)的儀器類和虛擬儀器名信息。同時(shí)介紹了儀
2009-08-07 08:49:3216 本文提出了在uClinux 嵌入式操作系統(tǒng)中應(yīng)用MCU 實(shí)現(xiàn)對(duì)FPGA 的一種配置方案。該方案實(shí)現(xiàn)了FPGA 配置數(shù)據(jù)的加密、壓縮，減少了配置文件對(duì)嵌入式存儲(chǔ)資源的占用，并且實(shí)現(xiàn)了FPGA 資源
2009-08-13 09:16:536 通過(guò)說(shuō)明FPGA 的各種配置方式及各種配置文件的使用，重點(diǎn)探討了在嵌入式系統(tǒng)中使用FPGA 的軟硬件設(shè)計(jì)。使用微處理器在線配置FPGA 時(shí)，需要將存儲(chǔ)在Flash 中的配置文件，通過(guò)微處
2009-09-16 10:52:0210 基于單片機(jī)的CPLD/FPGA被動(dòng)串行下載配置的實(shí)現(xiàn):介紹采用AT89S2051單片機(jī)配合串行E2PROM存儲(chǔ)器，實(shí)現(xiàn)CPLD/FPGA器件的被動(dòng)串行模式的下載配置，闡述了其原理及軟硬件設(shè)計(jì)。 &nb
2009-10-29 21:57:2219 用可再配置FPGA實(shí)現(xiàn)DSP功能
2010-07-16 17:56:4310 本文介紹了基帶測(cè)試系統(tǒng)中，如何應(yīng)用FPGA實(shí)現(xiàn)后臺(tái)計(jì)算機(jī)與測(cè)試環(huán)境數(shù)據(jù)交互以及存儲(chǔ)的電路設(shè)計(jì)流程，并已在某基站測(cè)試系統(tǒng)中成功應(yīng)用。
2010-08-09 15:00:3227 介紹了基于ARM和FPGA的端到端重配置終端的硬件平臺(tái)設(shè)計(jì)方法。給出了系統(tǒng)設(shè)計(jì)的硬件結(jié)構(gòu)和重要接口, 提出了由ARM微處理器通過(guò)JTAG在系統(tǒng)配置FPGA的方法, 以滿足重配置系統(tǒng)中軟件
2010-09-14 16:40:0921 設(shè)計(jì)了一種基于FPGA的單板單片主控器件的低成本即插即用虛擬測(cè)試系統(tǒng)。系統(tǒng)包括兩路分立信號(hào)源、一路虛擬存儲(chǔ)示波器和16路高速虛擬邏輯分析儀，結(jié)合FPGA、高速DAC/ADC設(shè)計(jì)特點(diǎn)，
2010-12-14 10:07:1216 FPGA的全局動(dòng)態(tài)可重配置技術(shù)主要是指對(duì)運(yùn)行中的FPGA器件的全部邏輯資源實(shí)現(xiàn)在系統(tǒng)的功能變換，從而實(shí)現(xiàn)硬件的時(shí)分復(fù)用。提出了一種基于System ACE的全局動(dòng)態(tài)可重配置設(shè)計(jì)方法，
2011-01-04 17:06:0154 摘要：介紹如何用PowerPC860（MPC860）進(jìn)行FPGA（Xilinx的Virtex-II系列）的配置；給出進(jìn)行FPGA配置所需的詳細(xì)時(shí)序圖和原理圖。本配置基本原理對(duì)其它FPGA的配置也適用。
2009-06-20 11:02:38942 
摘要： 在反輻射導(dǎo)彈的雷達(dá)導(dǎo)引頭中，信號(hào)跟蹤器的實(shí)時(shí)性是影響系統(tǒng)性能的重要因素之一。介紹了利用高性能FPGA豐富的資源實(shí)現(xiàn)的多路脈沖重復(fù)頻率跟
2009-06-20 15:34:23523 
FPGA 重復(fù)配置和測(cè)試的實(shí)現(xiàn)
從制造的角度來(lái)講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括
2009-09-03 11:17:08528 
用于系統(tǒng)級(jí)測(cè)試和PCB配置的高級(jí)拓?fù)浣Y(jié)構(gòu)
本文討論的SELEX 空中雷達(dá)使用了可擴(kuò)展設(shè)計(jì)，它具有動(dòng)態(tài)可重復(fù)配置的活動(dòng)背板，為
2009-11-17 13:46:32463 FPGA重復(fù)配置和測(cè)試的實(shí)現(xiàn)
從制造的角度來(lái)講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括兩步，一是配置FPGA
2010-01-26 09:39:56544 
摘要：文中詳述了FPGA被動(dòng)串行配置方式的時(shí)序，給出配置流程圖及實(shí)現(xiàn)的程序代碼，并通過(guò)實(shí)例驗(yàn)證了該方法的優(yōu)越
2010-07-21 14:48:481326 
本文介紹了通過(guò)處理機(jī)用CPLD和Flash實(shí)現(xiàn)FPGA配置文件下載更新的方法。與傳統(tǒng)的JTAG或PROM串行下載配置方法相比，此方法具有更新配置文件靈活方便、易于操作、適用于大容量FPGA下載的特點(diǎn)
2018-10-25 05:51:008194 
傳統(tǒng)的距離門控電路多采用分立元器件，工作頻率和控制精度均十分有限，難于滿足重復(fù)頻率高的測(cè)距需求．通過(guò)分析高重復(fù)率距離門控的時(shí)序，提出并實(shí)現(xiàn)了一種基于FPGA的高重復(fù)率距離門控電路方法．該方法充分發(fā)揮了FPGA在運(yùn)算、存儲(chǔ)、時(shí)鐘管理等方面的優(yōu)勢(shì)：采
2011-03-15 15:05:0024 基于 FPGA 的 RCS 有幾項(xiàng)值得注意的設(shè)計(jì)事項(xiàng)與優(yōu)勢(shì)。其核心部分是我們連接在一起以構(gòu)成單個(gè)計(jì)算系統(tǒng)的數(shù)個(gè)FPGA。在我們的可重配置系統(tǒng)中，我們使用了正交通信系統(tǒng)，將 FPGA 布置在矩
2011-09-20 08:57:3227 一種密鑰可配置的DES加密算法的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:1936 NI可重復(fù)配置I/O（RIO）技術(shù)能夠讓您通過(guò)使用可重復(fù)配置的現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片和NI LabVIEW圖形化開發(fā)工具，實(shí)現(xiàn)自定義的測(cè)量硬件電路。RIO核心包括FPGA芯片和外圍電路
2017-11-18 02:29:131731 )等部分組成。對(duì)FPGA進(jìn)行測(cè)試要對(duì)FPGA內(nèi)部可能包含的資源進(jìn)行結(jié)構(gòu)分析，經(jīng)過(guò)一個(gè)測(cè)試配置(TC)和向量實(shí)施(TS)的過(guò)程，把FPGA配置為具有特定功能的電路，再?gòu)膽?yīng)用級(jí)別上對(duì)電路進(jìn)行測(cè)試，完成電路的功能及參數(shù)測(cè)試。 2 FPGA的配置方法 對(duì)FPGA進(jìn)行配置有多種方法可以選擇，包括邊界掃描配置方法等。
2017-11-18 10:44:372001 
的應(yīng)用。在主流的FPGA中，絕大多數(shù)都采用了SRAM來(lái)存放配置數(shù)據(jù)，稱為SRAM FPGA。這種FPGA的突出優(yōu)點(diǎn)是可以進(jìn)行多次配置。通過(guò)給FPGA加載不同的配置數(shù)據(jù)，即可令其實(shí)現(xiàn)不同的邏輯功能．FPGA這種可重配置的能力將給數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)很大的方便。
2018-07-18 12:50:002407 
從制造的角度來(lái)講，FPGA測(cè)試是指對(duì)FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測(cè)。完整的FPGA測(cè)試包括兩步，一是配置FPGA、然后是測(cè)試FPGA，配置FPGA是指將FPGA通過(guò)
2017-11-24 20:55:535922 
）來(lái)實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各種邏輯功能。由于FPGA器件采用的是SRAM 工藝，在斷電的情況下FPGA內(nèi)的配置數(shù)據(jù)將丟失。所以，在典型的采用FPGA器件的電子系統(tǒng)中通常將FPGA
2019-01-04 14:15:02643 
）來(lái)實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各種邏輯功能。由于FPGA器件采用的是SRAM 工藝，在斷電的情況下FPGA內(nèi)的配置數(shù)據(jù)將丟失。所以，在典型的采用FPGA器件的電子系統(tǒng)中通常將FPGA
2020-01-21 17:10:00764 
介紹一種在嵌放式系統(tǒng)中使用微處理器被動(dòng)串行配置方式實(shí)現(xiàn)對(duì)FPGA配置的方案，將系統(tǒng)程序及配置文件存在系統(tǒng)Flash中，利用微處理器的I/O口產(chǎn)生配置時(shí)序，省去配置器件；討論FPGA的各種配置方式
2020-09-29 17:05:59878 
（5，3）整數(shù)小波變換的算法，接著闡述了一種多級(jí)二維（5，3）整數(shù)小波變換的FPGA實(shí)現(xiàn)結(jié)構(gòu)，最后給出了硬件資源消耗、最大時(shí)鐘頻率和功能測(cè)試結(jié)果等FPGA實(shí)現(xiàn)結(jié)果。為了提高系統(tǒng)的處理速度，降低系統(tǒng)的資源消耗，本設(shè)計(jì)采用了參數(shù)可配置、共享
2021-02-01 11:53:339 FPGA采用SRAM進(jìn)行功能配置，可重復(fù)編程，但系統(tǒng)掉電后，SRAM中的數(shù)據(jù)丟失，因此，需要在FPGA外加EPROM，將配置數(shù)據(jù)寫入其中，系統(tǒng)每次上電自動(dòng)將數(shù)據(jù)引入SRAM中。
2022-08-10 10:12:161119 FPGA 可編程的特性決定了其實(shí)現(xiàn)數(shù)字邏輯的結(jié)構(gòu)不能像專用 ASIC 那樣通過(guò)固定的邏輯門電路來(lái)完成，而只能采用一種可以重復(fù)配置的結(jié)構(gòu)來(lái)實(shí)現(xiàn)， 而查找表(LUT)可以很好地滿足這一要求，目前主流的 FPGA 芯片仍是基于 SRAM 工藝的查找表結(jié)構(gòu)。
2022-11-29 10:10:572833 Lattice和Actel的FPGA使用稱為反熔絲的非易失性配置技術(shù)，其主要優(yōu)點(diǎn)是系統(tǒng)設(shè)計(jì)更加簡(jiǎn)單、不需要外部存儲(chǔ)器和配置控制器、功耗低、成本低和FPGA配置時(shí)間更快。最大的缺點(diǎn)在于配置是固定的。
2022-12-01 11:08:45862 HDL 設(shè)計(jì) ? ? ? ? 具有非常高的資源利用率和頻率要求的設(shè)計(jì)要獲得可重復(fù)的結(jié)果是一件最具挑戰(zhàn)性的事情，但是它們也是最需要可重復(fù)結(jié)果的設(shè)計(jì)。獲得可重復(fù)結(jié)果的第一步是良好的設(shè)計(jì)實(shí)現(xiàn)（RTL
2023-02-09 03:05:02434 電子發(fā)燒友網(wǎng)站提供《基于ARM9平臺(tái)和FPGA的1553B總線測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-11-08 10:10:290
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論