電子發(fā)燒友App
眾所周知,串口,是嵌入式人員最熟悉的東西,非常方便,上到PC(現(xiàn)在是USB轉(zhuǎn)串口),下到MCU51等等,都有,但是,現(xiàn)在的FPGA/CPLD等,卻獨(dú)獨(dú)沒有,用JTAG代替下載固件.
本身來說,JTAG沒什么,然而確讓開發(fā)人員增加了成本,成本不僅僅只是物料成本,而且還包括入門成本,因?yàn)闆]有JTAG下載工具,可能放棄了使用這顆FPGA.
這個(gè)里面,入門成本是最高的,因?yàn)橐粋€(gè)FPGA下載線便宜的可能只有幾十元,但卻讓多少開發(fā)人員的入門成本增加到難以進(jìn)入,因?yàn)檫€要去買,有一個(gè)心里障礙等等.
本人也熟悉FPGA/CPLD之類的,卻很少用,為什么,經(jīng)常因?yàn)檎也坏搅薐TAG之類的東西,那就用MCU51算了,因?yàn)樗奖懔?
任何一個(gè)產(chǎn)品,必需要降低它的入門成本,只有這樣,才能獲得大量的客戶,才能很好的推廣,這類的例子很多,比如STC的MCU51,因?yàn)镮SP只需要串口下載調(diào)試,獲得巨大的成功,ARM類加一個(gè)串口的bootloader,也獲得大量普及.
相反,S3C2440之類的,bootloader卻需要jtag下載,不僅僅給開發(fā)帶來很多問題,而且給生產(chǎn)也帶來了很多問題,所以手機(jī)方案MTK/展迅之類的,都是采用串口升級(jí),非常方便.
本人親身的感受是,3年前推出P1200手持機(jī),集RFID/條碼功能于一身,卻碰到了推廣難問題,客戶無從下手,去年,推出旋風(fēng)001手機(jī)開發(fā)平臺(tái),采用java開發(fā),讓客戶非常容易入門,并且把旋風(fēng)001手機(jī)開發(fā)平臺(tái)的價(jià)格降低很低,結(jié)果導(dǎo)致很多客戶進(jìn)來,他們?nèi)腴T了之后,都轉(zhuǎn)向?qū)で驪1220(P1200升級(jí)版),于是P1220的市場(chǎng)極大的打開了.
FPGA/CPLD等完全可以集成一個(gè)串口下載調(diào)試的功能,IDE也專門留一個(gè),這樣讓FPGA/CPLD跟MCU51一樣開發(fā)方便,我相信這樣做,起碼可以大大降低客戶的入門成本.
?
FPGA/CPLD等為什么不能用串口下載?
- FPGA(591969)
- cpld(168088)
相關(guān)推薦
CPLD/FPGA有哪些設(shè)計(jì)工具？
它們的基本設(shè)計(jì)方法是借助于 EDA 設(shè)計(jì)軟件,用原理圖、狀態(tài)機(jī)和硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,最后用編程器或下載電纜,由 CPLD/FPGA 目標(biāo)器件實(shí)現(xiàn)。 生產(chǎn) CPLD/FPGA
2019-03-04 14:10:13
FPGA/CPLD同步設(shè)計(jì)若干問題淺析
FPGA CPLD同步設(shè)計(jì)若干問題淺析摘要：針對(duì)FPGA／CPLD同步設(shè)計(jì)過程中一些容易被忽視的問題進(jìn)行了研究，分析了問題產(chǎn)生的原因、對(duì)可靠性的影響，并給出了解決方案。關(guān)鍵詞：FPGA／CPLD
2009-04-21 16:42:01
FPGA串口調(diào)試不能正常接收
FPGA自己寫了一個(gè)串口程序，串口助手能一個(gè)8位自己發(fā)送，但是在串口中發(fā)一連串?dāng)?shù)據(jù)時(shí)，不能正常接收，誰能提供一個(gè)完好的，經(jīng)過驗(yàn)證的FPGA串口程序！謝謝，我的郵箱是feixiangzhf@[url=]@163.com[/url]
2019-02-14 06:35:20
FPGA與CPLD怎么區(qū)分
或ACEX1K系列等。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點(diǎn),但由于CPLD和FPGA結(jié)構(gòu)上的差異,具有各自的特點(diǎn):
2019-07-01 07:36:55
FPGA與CPLD的區(qū)別
FPGA與CPLD的區(qū)別
盡管很多人聽說過CPLD，但是關(guān)于CPLD與FPGA之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上卻有一些差異。簡(jiǎn)單
2011-09-27 09:49:48
FPGA與CPLD的區(qū)別
FPGA與CPLD（特權(quán)同學(xué)版權(quán)所有）本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》（特權(quán)同學(xué)版權(quán)所有）配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt
2019-02-21 06:19:27
FPGA與CPLD的區(qū)別
可以很快進(jìn)入市場(chǎng)。許多設(shè)計(jì)人員已經(jīng)感受到CPLD容易使用、時(shí)序可預(yù)測(cè)和速度高等優(yōu)點(diǎn),然而,在過去由于受到CPLD密度的限制,他們只好轉(zhuǎn)向FPGA和ASIC?，F(xiàn)在,設(shè)計(jì)人員可以體會(huì)到密度高達(dá)數(shù)十萬門
2012-10-26 08:10:36
FPGA與CPLD的概念及基本使用和區(qū)別
的主要區(qū)別1、邏輯結(jié)構(gòu)不同 CPLD：類似 PAL、GAL，擁有豐富的組合邏輯電路資源。 FPGA：類似門陣列，擁有豐富的觸發(fā)器、存儲(chǔ)器資源；CPU、DSP等IP核。2、集成度不同 CPLD：500
2020-08-28 15:41:47
FPGA實(shí)戰(zhàn)演練邏輯篇3：FPGA與CPLD
FPGA與CPLD（特權(quán)同學(xué)版權(quán)所有）本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計(jì)實(shí)戰(zhàn)演練（邏輯篇）》（特權(quán)同學(xué)版權(quán)所有）配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt
2015-03-12 13:54:42
cpld與flash配置fpga
用vhdl實(shí)現(xiàn)cpld配置fpga，配置成功后在usermode下設(shè)置一個(gè)重新配置信號(hào)，當(dāng)信號(hào)有效時(shí)對(duì)fpga進(jìn)行重新配置；fpga配置程序放在flash內(nèi)；現(xiàn)在遇到的問題是，上電cpld能夠正常配置fpga并且進(jìn)入usermode ，但是加上重新配置語句過后就不能成功配置fpga，求高人指點(diǎn)~
2013-01-17 22:35:39
Altera FPGA/CPLD經(jīng)典教材
Altera FPGA/CPLD設(shè)計(jì)與Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程從網(wǎng)上找到了一些Altera FPGA/CPLD經(jīng)典教材，包含夏宇聞老師的Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第2版)Altera FPGA/CPLD設(shè)計(jì)與Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程
2014-02-17 09:22:18
MES50HP——FPGA與CPLD的下載與固化
1. FPGA&CPLD 的下載
（1）生成位流文件（.sbit）后，可以把.sbit 文件下載到 FPGA 或 CPLD 中，首先將 JTAG下載器與 PCB 板連接并上
2023-06-26 10:52:38
STM32F103RC程序燒錄為何不能用485工具或者串口？而只能用專門的下載軟件J-LINK或者其他下載軟件
STM32F103RC程序燒錄為何不能用485工具或者串口？而只能用專門的下載軟件J-LINK或者其他下載軟件？誰能詳細(xì)說下，謝謝
2018-06-26 18:02:49
XILINX FPGA/CPLD ISE詳細(xì)下載教程
XILINX FPGA/CPLD ISE下載教程 第一章 XILINX FPGA/CPLD ISE下載教程——下載.bit文件第二章 XILINX FPGA/CPLD ISE下載教程——燒錄Flash 圖文詳細(xì)資料！
2019-08-15 00:32:31
[推薦]FPGA/CPLD開發(fā)板及下載工具
XILINX(spartan,virtex系列等）altrea(max,cyclone系列等）cpld/fpga芯片，全型號(hào)開發(fā)板及開發(fā)套件。并可提供ADI,TI的DSP,FREESCALE單片機(jī)等
2009-05-06 09:48:25
[推薦]FPGA/CPLD開飯?zhí)准靶酒?/a>
XILINX(spartan,virtex系列等）altrea(max,cyclone系列等）cpld/fpga芯片，全型號(hào)開發(fā)板及開發(fā)套件。并可提供ADI,TI的DSP,FREESCALE單片機(jī)等
2009-06-19 14:25:08
multisim12能不能進(jìn)行FPGA/CPLD的VHDL仿真？？
如題，multisim12能不能進(jìn)行FPGA/CPLD的VHDL仿真？？各位大神，multisim12到底能不能進(jìn)行VHDL的仿真呢？看上multisim的直觀，可惜好像不能使用里面的FPGA器件。。各種憂傷啊。。。。。求助。。。
2013-09-22 17:09:04
《FPGA 和 CPLD入門教程》
本帖最后由 nilwade 于 2014-5-11 20:47 編輯
之前剛學(xué)FPGA時(shí)在網(wǎng)上下載的一個(gè)教程，該教程定位于FPGA/CPLD的快速入門，適合初學(xué)者：“以ALTERA公司的芯片
2014-05-11 20:44:00
【下載】《CPLD/FPGA的開發(fā)與應(yīng)用》
與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。本書內(nèi)容新穎目錄· · · · · ·第1章 可編程ASIC與EDA技術(shù)第2章 Xilinx CPLD系列器件第3章 Xilinx FPGA系列器件第4章 CPLD/FPGA
2018-03-29 17:11:59
【招聘】聘兼職FPGA,CPLD,ASIC等相關(guān)講師
本公司招FPGA,CPLD,ASIC等相關(guān)兼職講師，短期技術(shù)培訓(xùn)，要求有實(shí)際項(xiàng)目經(jīng)驗(yàn)，兩年以上項(xiàng)目經(jīng)歷，表達(dá)力強(qiáng)，有親和力，日薪千可日結(jié) ，可只在北京，周末。有意者請(qǐng)聯(lián)系QQ：***soft-xiang@foxmail.com簡(jiǎn)歷主題請(qǐng)寫： 課程名+學(xué)歷+性別+姓名+年齡+聯(lián)系方式
2012-12-03 17:18:45
為什么STM32F103RC不能用485工具或者串口燒錄程序？
STM32F103RC程序燒錄為何不能用485工具或者串口？而只能用專門的下載軟件J-LINK或者其他下載軟件
2018-09-10 09:50:37
關(guān)于CPLD串口的問題，誰能幫我看下為什么
我用特權(quán)同學(xué)的CPLD做的串口自收發(fā)程序，不能向其發(fā)送連續(xù)的兩個(gè)字符，只能一次發(fā)送一個(gè)。如果發(fā)送兩個(gè)，則后面的字符會(huì)丟掉。例如，我發(fā)送1可以，發(fā)送11就亂碼了，同樣a可以，aa就亂碼了。這是為什么啊
2015-03-04 15:08:41
如何利用CPLD/FPGA設(shè)計(jì)多功能分頻器？
分頻器在CPLD/FPGA設(shè)計(jì)中使用頻率比較高,盡管目前大部分設(shè)計(jì)中采用芯片廠家集成的鎖相環(huán)資源 ,但是對(duì)于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場(chǎng)合卻往往不能滿足要求。利用CPLD/FPGA設(shè)計(jì)多功能分頻器，我們具體該怎么做呢？
2019-08-12 07:50:25
如何用CPLD和Flash實(shí)現(xiàn)FPGA的配置？
本文介紹了通過處理機(jī)用CPLD和Flash實(shí)現(xiàn)FPGA配置文件下載更新的方法。
2021-04-28 06:11:19
如何通過處理機(jī)用CPLD和Flash實(shí)現(xiàn)FPGA配置文件的下載更新？
從外部存儲(chǔ)器將FPGA配置文件下載更新的方式有哪幾種？如何用CPLD和Flash實(shí)現(xiàn)FPGA配置？
2021-04-08 06:07:22
常用的FPGA/CPLD設(shè)計(jì)思想與技巧有哪些？
本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。
2021-04-29 06:04:14
用FPGA/CPLD設(shè)計(jì)UART
），有時(shí)我們不需要使用完整的UART的功能和這些輔助功能。或者設(shè)計(jì)上用到了FPGA/CPLD器件，那么我們就可以將所需要的UART功能集成到FPGA內(nèi)部。使用VHDL將UART的核心功能集成，從而使整個(gè)設(shè)計(jì)更加緊湊、穩(wěn)定且可靠。本文應(yīng)用EDA技術(shù)，基于FPGA/CPLD器件設(shè)計(jì)與實(shí)現(xiàn)UART。
2012-05-23 19:37:24
詳解CPLD/FPGA設(shè)計(jì)流程
只要有數(shù)字電路的基礎(chǔ),還是能較容易和快速地學(xué)會(huì)利用 CPLD/FPGA 設(shè)計(jì)數(shù)字系統(tǒng)的。 數(shù)字系統(tǒng)的基本部件比較簡(jiǎn)單,它們是一些與門、或門、非門、觸發(fā)器和多路選擇器等,宏器件是一些加法器、乘法器等
2019-02-28 11:47:32
請(qǐng)問FPGA/CPLD怎么驗(yàn)證是否正常工作？
，示波器卻沒量到都是高電平，不知道FPGA/CPLD電路到底有沒有正常工作，現(xiàn)在借了一個(gè)仿真器（下載器），ISE軟件也下載了，能通過軟件、下載器判斷芯片是不是正常的嗎？還是必須要有工程文件才能判斷？
2020-06-14 09:04:40
請(qǐng)問POWER_SAVING之后串口怎么不能用了？
在POWER_SAVING之后串口怎么不能用了，如果想開啟POWER_SAVING而且串口也能用 該怎么做有沒有官方的例程啊
2019-10-21 10:26:56
這里有電子高手的FPGA/CPLD經(jīng)驗(yàn)，快來拿~
技巧，都是FPGA/CPLD邏輯設(shè)計(jì)內(nèi)在規(guī)律的體現(xiàn)。如何合理地運(yùn)用好這些設(shè)計(jì)思想？如何讓我們的FPGA/CPLD設(shè)計(jì)工作更有效率？看完這篇文章，相信我們會(huì)有所收獲。附件下載：本文摘自網(wǎng)絡(luò)哈~
2017-02-27 16:24:10
Altera FPGA/CPLD設(shè)計(jì)(高級(jí)篇)
《Altera FPGA/CPLD設(shè)計(jì)(高級(jí)篇)》結(jié)合作者多年工作經(jīng)驗(yàn)，深入地討論了Altera FPGA/CPLD的設(shè)計(jì)、優(yōu)化技巧。在討論FPGA/CPLD設(shè)計(jì)指導(dǎo)原則的基礎(chǔ)上，介紹了Altera器件的高級(jí)應(yīng)用；引領(lǐng)讀者
2009-02-12 09:19:12
4799
4799FPGA/CPLD下載方式 (ISP下載線接口電路)
FPGA/CPLD下載方式 (ISP下載線接口電路)
SP功能提高設(shè)計(jì)和應(yīng)用的靈活性未編程前先焊接安裝系統(tǒng)內(nèi)編
2009-03-08 10:47:02129
129USB-Blaster下載/仿真/調(diào)試器-北京革新創(chuàng)展科技有限公司
USB-Blaster的特性： 支持USB Blaster下載仿真調(diào)試，通過計(jì)算機(jī)的USB接口可對(duì)Altera的FPGA/CPLD以及配置芯片進(jìn)行編程、調(diào)試等操作
2022-07-27 10:31:29
altera fpga/cpld設(shè)計(jì)
altera fpga/cpld設(shè)計(jì) 基礎(chǔ)篇結(jié)合作者多年工作經(jīng)驗(yàn)，系統(tǒng)地介紹了FPGA/CPLD的基本設(shè)計(jì)方法。在介紹FPGA/CPLD概念的基礎(chǔ)上，介紹了Altera主流FPGA/CPLD的結(jié)構(gòu)與特點(diǎn)，并通過豐富的實(shí)例講解
2009-07-10 17:35:4557
57用FPGA/CPLD設(shè)計(jì)UART
UART 是廣泛使用的串行數(shù)據(jù)通訊電路。本設(shè)計(jì)包含UART 發(fā)送器、接收器和波特率發(fā)生器。設(shè)計(jì)應(yīng)用EDA 技術(shù)，基于FPGA/CPLD 器件設(shè)計(jì)與實(shí)現(xiàn)UART。關(guān)鍵詞 ：FPGA/CPLD；UART；VHDLUART（即U
2009-09-29 08:01:2023
23基于單片機(jī)的CPLD/FPGA被動(dòng)串行下載配置的實(shí)現(xiàn)
基于單片機(jī)的CPLD/FPGA被動(dòng)串行下載配置的實(shí)現(xiàn):介紹采用AT89S2051單片機(jī)配合串行E2PROM存儲(chǔ)器，實(shí)現(xiàn)CPLD/FPGA器件的被動(dòng)串行模式的下載配置，闡述了其原理及軟硬件設(shè)計(jì)。 &nb
2009-10-29 21:57:2219
19CPLD器件的配置與編程下載
當(dāng)利用CPLD/FPGA開發(fā)系統(tǒng)完成數(shù)字電路或系統(tǒng)的開發(fā)設(shè)計(jì)并仿真校驗(yàn)通過之后，就需要將獲得的CPLD/FPGA編程配置數(shù)據(jù)下載到CPLD/FPGA芯片中，以便最后獲得所設(shè)計(jì)的硬件數(shù)字電路或系
2010-06-01 10:14:4623
23
常用FPGA/CPLD四種設(shè)計(jì)技巧
常用FPGA/CPLD四種設(shè)計(jì)技巧
FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口
2010-05-12 11:10:43
766
766
FPGA/CPLD設(shè)計(jì)思想與技巧
本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的
2010-11-04 10:11:28625
625
使用CPLD和Flash實(shí)現(xiàn)FPGA的配置
本文介紹了通過處理機(jī)用CPLD和Flash實(shí)現(xiàn)FPGA配置文件下載更新的方法。與傳統(tǒng)的JTAG或PROM串行下載配置方法相比，此方法具有更新配置文件靈活方便、易于操作、適用于大容量FPGA下載的特點(diǎn)
2018-10-25 05:51:008194
8194
CPLD的串口通信設(shè)計(jì)
本文選用CPLD 是ALTERA 公司的EPM240T100，結(jié)合MAX232 接口芯片進(jìn)行串口通信設(shè)計(jì)
2011-04-25 11:44:2812054
12054
基于CPLD/FPGA的多串口設(shè)計(jì)
在工業(yè)控制中如何提高一對(duì)多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點(diǎn)。本文利用嵌入式技術(shù)，提出基于CPLD/FPGA的多串口擴(kuò)展設(shè)計(jì)方案。實(shí)現(xiàn)并行口到多個(gè)全雙工異步通訊口之間
2011-04-27 11:17:15111
111如何解決allegro16.3的stroke不能用的問題
如何解決allegro16.3的stroke不能用的問題.用習(xí)慣了allegro里面的stroke，安裝了allegro16.3發(fā)現(xiàn)stroke不能用了
2011-11-22 11:03:115051
5051關(guān)于CPLD和FPGA的區(qū)別
CPLD和FPGA都是我們經(jīng)常會(huì)用到的器件。有的說有配置芯片的是FPGA，沒有的是CPLD;有的說邏輯資源多的是FPGA，少的是CPLD;有的直接就不做區(qū)分，把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢？下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。
2017-09-18 16:35:325
5FPGA和CPLD的區(qū)別及其用途介紹
FPGA/CPLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡(jiǎn)單的74電路，都可以用FPGA/CPLD來實(shí)現(xiàn)。 FPGA/CPLD如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法
2017-10-09 09:52:2014
14cpld和fpga的區(qū)別,cpld和fpga的優(yōu)缺點(diǎn)
FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域
2017-10-24 10:04:0046702
46702CPLD的優(yōu)勢(shì) FPGA的產(chǎn)生
FPGA LAB和CPLD的LAB設(shè)計(jì)不同。CPLD LAB由宏單元構(gòu)成，包括自己的本地可編程陣列，而FPGA LAB由大量的邏輯模塊構(gòu)成，這些模塊被稱為邏輯單元，即LE，而且本地互連和邏輯分開。LE看起來可能和CPLD宏單元相似，但更容易配置，有更豐富的特性來提高性能，減少邏輯資源的浪費(fèi)。
2018-04-17 17:02:001979
1979
CPLD和FPGA兩者的區(qū)別
CPLD和FPGA都是我們經(jīng)常會(huì)用到的器件。有的說有配置芯片的是FPGA，沒有的是CPLD;有的說邏輯資源多的是FPGA，少的是CPLD;有的直接就不做區(qū)分，把他們都叫做FPGA。那么兩者到底有什么區(qū)別呢？下面我們就以Altera公司的CPLD和FPGA為例來說說兩者的區(qū)別。
2018-05-24 02:03:0049472
49472
FPGA教程之CPLD與FPGA的基礎(chǔ)知識(shí)說明
本文檔詳細(xì)介紹的是FPGA教程之CPLD與FPGA的基礎(chǔ)知識(shí)說明主要內(nèi)容包括了：一、復(fù)雜可編程邏輯器件簡(jiǎn)介二、CPLD的組成與特點(diǎn)三、FPGA的組成與特點(diǎn)四、CPLD與FPGA的異同五、主要的PLD廠商
2019-02-27 17:09:3232
32FPGA教程之CPLD和FPGA的配置與下載的詳細(xì)資料說明
本文檔詳細(xì)介紹的是FPGA教程之CPLD和FPGA的配置與下載的詳細(xì)資料說明主要內(nèi)容包括了：一、CPLD/FPGA器件的配置,二、MAX系列非易失性器件的下載配置,三、FLEX/ACEX系列FPGA的下載配置,四、ALTERA的編程文件
2019-02-28 09:56:1817
17FPGA和CPLD最好的入門教程的電子書免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA和CPLD最好的入門教程的電子書免費(fèi)下載包括了：1.FPGA/CPLD概述，2.HS102型FPGACPLD實(shí)驗(yàn)板，3.Max+plus1110.2 的使用，Quartus4.2 軟件的使用
2019-03-22 17:04:0978
78
FPGA的用途以及它與CPLD的不同之處
FPGA/CPLD能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡(jiǎn)單的74電路，都可以用FPGA/CPLD來實(shí)現(xiàn)。
2020-01-20 09:29:003264
3264CPLD和FPGA的基本結(jié)構(gòu)
本文主要介紹CPLD和FPGA的基本結(jié)構(gòu)。 CPLD是復(fù)雜可編程邏輯器件（Complex Programable Logic Device）的簡(jiǎn)稱，FPGA是現(xiàn)場(chǎng)可編程門陣列（Field
2020-09-25 14:56:3312233
12233
使用FPGA CPLD的VGA顯示8種顏色的程序和工程文件
本文檔的主要內(nèi)容詳細(xì)介紹的是使用FPGA CPLD的VGA顯示8種顏色的程序和工程文件免費(fèi)下載。
2020-10-30 17:02:508
8了解FPGA和CPLD架構(gòu)的基礎(chǔ)知識(shí)資料下載
電子發(fā)燒友網(wǎng)為你提供了解FPGA和CPLD架構(gòu)的基礎(chǔ)知識(shí)資料下載的電子資料下載，更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-14 08:41:1713
13Altera FPGA CPLD學(xué)習(xí)筆記
Altera FPGA CPLD學(xué)習(xí)筆記(肇慶理士電源技術(shù)有限)-Altera FPGA CPLD學(xué)習(xí)筆記? ? ? ? ? ? ? ? ?
2021-09-18 10:54:4179
79FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.
FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.(電源技術(shù)發(fā)展怎么樣)-FPGA CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享? ? ? ? ? ? ? ? ? ??
2021-09-18 10:58:0351
51FPGA CPLD中的Verilog設(shè)計(jì)小技巧
FPGA CPLD中的Verilog設(shè)計(jì)小技巧(肇慶理士電源技術(shù)有限)-FPGA CPLD中的Verilog設(shè)計(jì)小技巧? ? ? ? ? ? ? ? ?
2021-09-18 16:49:1835
35常用FPGA/CPLD設(shè)計(jì)思想與技巧
都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。
2023-05-18 08:56:57350
350
CPLD與FPGA之間的區(qū)別在哪呢？
CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB使用基于LUT的邏輯單元。
2023-06-28 11:28:04862
862
CPLD和FPGA的區(qū)別是什么
可編程邏輯包括 PAL、GAL、PLD 等。通過不斷發(fā)展，它已經(jīng)發(fā)展成為現(xiàn)在的CPLD/FPGA。CPLD（復(fù)雜可編程邏輯器件）和FPGA（現(xiàn)場(chǎng)可編程門陣列）的功能基本相同，只是實(shí)現(xiàn)原理略有不同
2023-07-03 14:33:386041
6041
基于CPLD/FPGA的多串口擴(kuò)展設(shè)計(jì)方案
電子發(fā)燒友網(wǎng)站提供《基于CPLD/FPGA的多串口擴(kuò)展設(shè)計(jì)方案.pdf》資料免費(fèi)下載
2023-10-27 09:45:172
2FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享
電子發(fā)燒友網(wǎng)站提供《FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享.pdf》資料免費(fèi)下載
2023-11-21 11:03:123
3CPLD和FPGA的區(qū)別
CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB使用基于LUT的邏輯單元。CPLD的LAB圍繞中心全局互連排列，隨著器件中邏輯數(shù)量的增加，呈指數(shù)
2024-01-23 09:17:04280
280
工商網(wǎng)監(jiān)
評(píng)論