CPLD和FPGA的區(qū)別是什么

可編程邏輯包括 PAL、GAL、PLD 等。通過(guò)不斷發(fā)展，它已經(jīng)發(fā)展成為現(xiàn)在的CPLD/FPGA。CPLD（復(fù)雜可編程邏輯器件）和FPGA（現(xiàn)場(chǎng)可編程門陣列）的功能基本相同，只是實(shí)現(xiàn)原理略有不同。當(dāng)忽略兩者之間的差異時(shí)，它們可以稱為可編程邏輯器件或CPLD / FPGA。CPLD的實(shí)施基于產(chǎn)品術(shù)語(yǔ)結(jié)構(gòu)。FPGA 基于 查找表結(jié)構(gòu)。

CPLD和FPGA

兩者之間的區(qū)別通常具有以下特征：

1.CPLD的邏輯單元大，容量小，時(shí)序確定，可以根據(jù)查找表（基于LUT）預(yù)測(cè)延遲，因此時(shí)間取決于查找表的路由。

2.CPLD的容量一般較小，寄存器較少，因此適合設(shè)計(jì)一些容量小的復(fù)雜組合邏輯，如地址解碼器，總線接口和上電復(fù)位邏輯。另一方面，F(xiàn)PGA可以做一些大容量的高級(jí)設(shè)計(jì)，比如嵌入式CPU、數(shù)據(jù)處理等。

3.CPLD的內(nèi)部連接采用連續(xù)的內(nèi)部連接，那么這個(gè)鏈路延遲是固定的，但受連接路徑的影響，F(xiàn)PGA使用分段鏈路來(lái)充分利用連接資源。

4.FPGA可以提供比CPLD器件足夠的邏輯容量密度，大大減少了PCB的空間，降低了系統(tǒng)的功耗。

CPLD和FPGA的區(qū)別如上所述，但作為可編程邏輯器件，它們有其共同的特點(diǎn)，一般可以由三部分組成：

1.構(gòu)成設(shè)備邏輯組件核心的二維邏輯陣列（邏輯單元）。

2.設(shè)備的輸入和輸出塊（I / O），負(fù)責(zé)芯片與外部電路之間的接口連接。

3.鏈接到邏輯塊的互連資源，用于邏輯塊之間以及邏輯塊與I/O之間的連接。