多核處理器成趨勢，這九大關(guān)鍵技術(shù)不可不知！

　　與單核處理器相比，多核處理器在體系結(jié)構(gòu)、軟件、功耗和安全性設(shè)計等方面面臨著巨大的挑戰(zhàn)，但也蘊含著巨大的潛能。

　　CMP和SMT一樣，致力于發(fā)掘計算的粗粒度并行性。CMP可以看做是隨著大規(guī)模集成電路技術(shù)的發(fā)展，在芯片容量足夠大時，就可以將大規(guī)模并行處理機結(jié)構(gòu)中的SMP（對稱多處理機）或DSM（分布共享處理機）節(jié)點集成到同一芯片內(nèi)，各個處理器并行執(zhí)行不同的線程或進(jìn)程。在基于SMP結(jié)構(gòu)的單芯片多處理機中，處理器之間通過片外Cache或者是片外的共享存儲器來進(jìn)行通信。而基于DSM結(jié)構(gòu)的單芯片多處理器中，處理器間通過連接分布式存儲器的片內(nèi)高速交叉開關(guān)網(wǎng)絡(luò)進(jìn)行通信。

　　由于SMP和DSM已經(jīng)是非常成熟的技術(shù)了，CMP結(jié)構(gòu)設(shè)計比較容易，只是后端設(shè)計和芯片制造工藝的要求較高而已。正因為這樣，CMP成為了最先被應(yīng)用于商用CPU的“未來”高性能處理器結(jié)構(gòu)。

　　雖然多核能利用集成度提高帶來的諸多好處，讓芯片的性能成倍地增加，但很明顯的是原來系統(tǒng)級的一些問題便引入到了處理器內(nèi)部。

　　1 核結(jié)構(gòu)研究： 同構(gòu)還是異構(gòu)

　　CMP的構(gòu)成分成同構(gòu)和異構(gòu)兩類，同構(gòu)是指內(nèi)部核的結(jié)構(gòu)是相同的，而異構(gòu)是指內(nèi)部的核結(jié)構(gòu)是不同的。為此，面對不同的應(yīng)用研究核結(jié)構(gòu)的實現(xiàn)對未來微處理器的性能至關(guān)重要。核本身的結(jié)構(gòu)，關(guān)系到整個芯片的面積、功耗和性能。怎樣繼承和發(fā)展傳統(tǒng)處理器的成果，直接影響多核的性能和實現(xiàn)周期。同時，根據(jù) Amdahl定理，程序的加速比決定于串行部分的性能，所以，從理論上來看似乎異構(gòu)微處理器的結(jié)構(gòu)具有更好的性能。

　　核所用的指令系統(tǒng)對系統(tǒng)的實現(xiàn)也是很重要的，采用多核之間采用相同的指令系統(tǒng)還是不同的指令系統(tǒng)，能否運行操作系統(tǒng)等，也將是研究的內(nèi)容之一。

　　2 程序執(zhí)行模型

　　多核處理器設(shè)計的首要問題是選擇程序執(zhí)行模型。程序執(zhí)行模型的適用性決定多核處理器能否以最低的代價提供最高的性能。程序執(zhí)行模型是編譯器設(shè)計人員與系統(tǒng)實現(xiàn)人員之間的接口。編譯器設(shè)計人員決定如何將一種高級語言程序按一種程序執(zhí)行模型轉(zhuǎn)換成一種目標(biāo)機器語言程序; 系統(tǒng)實現(xiàn)人員則決定該程序執(zhí)行模型在具體目標(biāo)機器上的有效實現(xiàn)。當(dāng)目標(biāo)機器是多核體系結(jié)構(gòu)時，產(chǎn)生的問題是： 多核體系結(jié)構(gòu)如何支持重要的程序執(zhí)行模型？是否有其他的程序執(zhí)行模型更適于多核的體系結(jié)構(gòu)？這些程序執(zhí)行模型能多大程度上滿足應(yīng)用的需要并為用戶所接受？

　　3 Cache設(shè)計： 多級Cache設(shè)計與一致性問題

　　處理器和主存間的速度差距對CMP來說是個突出的矛盾，因此必須使用多級Cache來緩解。目前有共享一級Cache的CMP、共享二級Cache的 CMP以及共享主存的CMP。通常，CMP采用共享二級Cache的CMP結(jié)構(gòu)，即每個處理器核心擁有私有的一級Cache，且所有處理器核心共享二級 Cache。

　　Cache自身的體系結(jié)構(gòu)設(shè)計也直接關(guān)系到系統(tǒng)整體性能。但是在CMP結(jié)構(gòu)中，共享Cache或獨有 Cache孰優(yōu)孰劣、需不需要在一塊芯片上建立多級Cache，以及建立幾級Cache等等，由于對整個芯片的尺寸、功耗、布局、性能以及運行效率等都有很大的影響，因而這些都是需要認(rèn)真研究和探討的問題。

　　另一方面，多級Cache又引發(fā)一致性問題。采用何種Cache 一致性模型和機制都將對CMP整體性能產(chǎn)生重要影響。在傳統(tǒng)多處理器系統(tǒng)結(jié)構(gòu)中廣泛采用的Cache一致性模型有： 順序一致性模型、弱一致性模型、釋放一致性模型等。與之相關(guān)的Cache一致性機制主要有總線的偵聽協(xié)議和基于目錄的目錄協(xié)議。目前的CMP系統(tǒng)大多采用基于總線的偵聽協(xié)議。

　　4 核間通信技術(shù)

　　CMP處理器的各CPU核心執(zhí)行的程序之間有時需要進(jìn)行數(shù)據(jù)共享與同步，因此其硬件結(jié)構(gòu)必須支持核間通信。高效的通信機制是CMP處理器高性能的重要保障，目前比較主流的片上高效通信機制有兩種，一種是基于總線共享的Cache結(jié)構(gòu)，一種是基于片上的互連結(jié)構(gòu)。

　　總線共享Cache結(jié)構(gòu)是指每個CPU內(nèi)核擁有共享的二級或三級Cache，用于保存比較常用的數(shù)據(jù)，并通過連接核心的總線進(jìn)行通信。這種系統(tǒng)的優(yōu)點是結(jié)構(gòu)簡單，通信速度高，缺點是基于總線的結(jié)構(gòu)可擴展性較差。

　　基于片上互連的結(jié)構(gòu)是指每個CPU核心具有獨立的處理單元和Cache，各個CPU核心通過交叉開關(guān)或片上網(wǎng)絡(luò)等方式連接在一起。各個CPU核心間通過消息通信。這種結(jié)構(gòu)的優(yōu)點是可擴展性好，數(shù)據(jù)帶寬有保證; 缺點是硬件結(jié)構(gòu)復(fù)雜，且軟件改動較大。

　　也許這兩者的競爭結(jié)果不是互相取代而是互相合作，例如在全局范圍采用片上網(wǎng)絡(luò)而局部采用總線方式，來達(dá)到性能與復(fù)雜性的平衡。