什么是同步邏輯和異步邏輯,同步電路和異步電路的區(qū)別

? ? ? 什么是同步邏輯和異步邏輯？

　　異步電路：主要是組合邏輯電路，用于產(chǎn)生地址譯碼器、FIFO或RAM的讀寫(xiě)控制信號(hào)脈沖，但它同時(shí)也用在時(shí)序電路中，此時(shí)它沒(méi)有統(tǒng)一的時(shí)鐘，狀態(tài)變化的時(shí)刻是不穩(wěn)定的，通常輸入信號(hào)只在電路處于穩(wěn)定狀態(tài)時(shí)才發(fā)生變化。也就是說(shuō)一個(gè)時(shí)刻允許一個(gè)輸入發(fā)生變化，以避免輸入信號(hào)之間造成的競(jìng)爭(zhēng)冒險(xiǎn)。電路的穩(wěn)定需要有可靠的建立時(shí)間和持時(shí)間

　　同步電路：是由時(shí)序電路（寄存器和各種觸發(fā)器）和組合邏輯電路構(gòu)成的電路，其所有操作都是在嚴(yán)格的時(shí)鐘控制下完成的。這些時(shí)序電路共享同一個(gè)時(shí)鐘CLK，而所有的狀態(tài)變化都是在時(shí)鐘的上升沿（或下降沿）完成的。比如D觸發(fā)器，當(dāng)上升延到來(lái)時(shí)，寄存器把D端的電平傳到Q輸出端。在同步電路設(shè)計(jì)中一般采用D觸發(fā)器，異步電路設(shè)計(jì)中一般采用Latch修改

　　整個(gè)設(shè)計(jì)中只有一個(gè)全局時(shí)鐘成為同步邏輯。只有時(shí)鐘脈沖同時(shí)到達(dá)各記憶元件的時(shí)鐘端，才能發(fā)生預(yù)期改變。多時(shí)鐘系統(tǒng)邏輯設(shè)計(jì)成為異步邏輯。電路狀態(tài)改變由輸入信號(hào)引起

　　同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。

? ? ? 同步電路和異步電路的區(qū)別

? ? ? 同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。

　　電路設(shè)計(jì)可分類(lèi)為同步電路和異步電路設(shè)計(jì)。同步電路利用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn)作，而異步電路不使用時(shí)鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開(kāi)始”和 “完成”信號(hào)使之同步。由于異步電路具有下列優(yōu)點(diǎn)--無(wú)時(shí)鐘歪斜問(wèn)題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性--因此近年來(lái)對(duì)異步 電路研究增加快速，論文發(fā)表數(shù)以倍增，而Intel Pentium 4處理器設(shè)計(jì)，也開(kāi)始采用異步電路設(shè)計(jì)。

　　異步電路主要是組合邏輯電路，用于產(chǎn)生地址譯碼器、FIFO或RAM的讀寫(xiě)控制信號(hào)脈沖，其邏輯輸出與任何時(shí)鐘信號(hào)都沒(méi)有關(guān)系，譯碼輸出產(chǎn)生的毛刺通常是 可以監(jiān)控的。同步電路是由時(shí)序電路（寄存器和各種觸發(fā)器）和組合邏輯電路構(gòu)成的電路，其所有操作都是在嚴(yán)格的時(shí)鐘控制下完成的。這些時(shí)序電路共享同一個(gè)時(shí) 鐘CLK，而所有的狀態(tài)變化都是在時(shí)鐘的上升沿（或下降沿）完成的。

　　通俗來(lái)講，同步電路是需要時(shí)鐘控制的，即它的邏輯變化是在下一個(gè)時(shí)鐘到來(lái)時(shí)才改變，而異步電路則不然。

　　線與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門(mén)來(lái)實(shí)現(xiàn)（漏極或者集電極開(kāi)路），由于不用oc門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)，同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。（線或則是下拉電阻）