時序邏輯電路的相關(guān)概念和分析方法

引言

??時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路兩大類。

一、時序邏輯電路的相關(guān)概念

??同步時序邏輯電路：有一個公共的時鐘信號（共享的系統(tǒng)時鐘信號 Sys_Clk）（從一到多，可以理解為時鐘樹 Clock Tree），電路中各記憶元件受它嚴格的統(tǒng)一控制，只有在該時鐘信號有效沿（上升沿或者下降沿）到來時，記憶元件的狀態(tài)才會統(tǒng)一發(fā)生變化，從而使得時序電路的輸出發(fā)生變化，并且一個時鐘信號有效沿只對應一次記憶元件的狀態(tài)和電路輸出狀態(tài)的改變。也就是說，改變后的狀態(tài)將一直保持到下一個時鐘脈沖的到來，此時無論外部輸入 X 有無變化，狀態(tài)表中的每個狀態(tài)都是穩(wěn)定的；（比如 Ｄ 觸發(fā)器，只有當上升沿到來時，寄存器才把 D 輸入端的數(shù)據(jù)（高低電平）傳到 Q 輸出端。）

??同步時序邏輯中最基本的儲存元件是觸發(fā)器。同步邏輯是時鐘之間有固定的因果關(guān)系。同步時序邏輯的核心邏輯用觸發(fā)器實現(xiàn)，電路的主要信號、輸出信號都由時鐘信號驅(qū)動產(chǎn)生，可以很好的避免毛刺、有利于器件移植、有利于 STA 等等。

??異步時序邏輯電路：不存在單一的主控時鐘，工作節(jié)奏不一致。主要是用于產(chǎn)生地址譯碼器、FIFO 和異步 RAM 的讀寫控制信號脈沖。除了可以使用帶時鐘的觸發(fā)器外，還可以使用不帶時鐘的觸發(fā)器和延遲元件作為存儲元件。由于異步電路沒有統(tǒng)一的時鐘，所以狀態(tài)變化的時刻不穩(wěn)定，因為電路狀態(tài)的改變除了可以由部分時鐘控制，還可以由外部輸入的變化直接引起。而通常輸入信號只在電路處于穩(wěn)定狀態(tài)時才發(fā)生變化，也就是說一個時刻允許一個輸入發(fā)生變化，以避免輸入信號之間造成的競爭 - 冒險現(xiàn)象。

??異步時序邏輯中最基本的元件是鎖存器。異步邏輯是時鐘之間沒有固定的因果關(guān)系。異步時序邏輯的核心邏輯使用組合電路實現(xiàn)，電路的主要信號、輸出信號不依賴于任何一個時鐘信號。容易產(chǎn)生毛刺、不利于器件移植、不利于 STA 等等。

二、同步時序邏輯電路的分析方法

??分析一個時序邏輯電路（如下），就是要通過分析找出時序電路的邏輯功能來，具體地說，就是要求找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時鐘信號作用下的變化規(guī)律。

時序邏輯電路

1、從給定的邏輯圖中寫出每個觸發(fā)器的驅(qū)動方程（存儲電路中每個觸發(fā)器輸入信號的邏輯函數(shù)式）。

驅(qū)動方程

2、將以上驅(qū)動方程帶入相應的觸發(fā)器的特性方程（例如 Q* = JQ' + K'Q），得出每個觸發(fā)器的狀態(tài)方程。

狀態(tài)方程

3、從給定的邏輯圖中寫出電路的輸出方程。

輸出方程

4、以上三個方程組成了時序電路的邏輯功能的描述方程，時序電路狀態(tài)轉(zhuǎn)換全部過程的描述方式還有狀態(tài)轉(zhuǎn)換（真值）表、狀態(tài)轉(zhuǎn)換圖、時序圖（波形圖）。

狀態(tài)轉(zhuǎn)換表

狀態(tài)轉(zhuǎn)換圖

時序圖

三、異步時序邏輯電路的分析方法

??與同步時序邏輯電路的分析方法不同的是，在異步時序邏輯電路中，每次電路狀態(tài)發(fā)生轉(zhuǎn)換時并不是所有的觸發(fā)器都有時鐘信號（你需要找出每次電路狀態(tài)轉(zhuǎn)換時哪些觸發(fā)器被觸發(fā)哪些不被觸發(fā)），而只有那些有 “時鐘信號” 的觸發(fā)器才需要用特性方程去計算次態(tài)，沒有 “時鐘信號” 的觸發(fā)器將保持原來的狀態(tài)不變。