基于仿真工具對100VN TrenchMOSFET器件設(shè)計研究

摘 要 本文基于仿真和實驗方法，開展了 100VN 溝槽 MOSFET 的設(shè)計研究工作。通過溝槽深度，體區(qū)注入劑量和柵氧化層厚度拉偏，獲得了對擊穿電壓，閾值電壓和導(dǎo)通電阻的影響規(guī)律并對機理進行了分析，仿真工具同時描述了器件內(nèi)部的電流路徑和碰撞電離率分布。隨著溝槽深度增加擊穿電壓先升后降，導(dǎo)通電阻則表現(xiàn)為相反趨勢；擊穿電壓與注入劑量具有弱相關(guān)性，閾值電壓隨注入劑量增加而升高；擊穿電壓隨著柵氧化層厚度增加整體表現(xiàn)上升趨勢，但變化幅度不大，閾值電壓與厚度變化表現(xiàn)出強相關(guān)性。通過逐步優(yōu)化獲得了最終結(jié)構(gòu)和工藝參數(shù)為溝槽深度 1.5μm，體區(qū)注入劑量1.3E13，柵氧化層厚度 700A，通過流片獲得器件最終電性參數(shù)為擊穿電壓為 105.6V，閾值電壓 2.67V，導(dǎo)通電阻 3.12mR，相較于仿真參數(shù)分別有 98%，94%和 75%的變化率，研究過程中相關(guān)參數(shù)設(shè)計及理論分析對于同行業(yè)研究具有一定的參考價值。

1 引言

功率半導(dǎo)體器件（ Power Semiconductor?Device）作為電力控制的核心電力電子器件，應(yīng)用于電能的變換和控制[1]。近年來，隨著 5G 通訊發(fā)展的帶動，新能源汽車、高速列車、光伏、風(fēng)電、手機、電腦、電視機、空調(diào)等各個領(lǐng)域?qū)τ诠β拾雽?dǎo)體器件的需求量大大增加，促進了該領(lǐng)域的飛速發(fā)展。金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MetalOxide Semiconductor Field Effect Transistor，簡稱MOSFET）作為一種重要的功率半導(dǎo)體器件，其柵極通過電壓控制既能完成器件導(dǎo)通，又可以實現(xiàn)關(guān)斷，具有高輸入阻抗和低導(dǎo)通損耗的優(yōu)點，現(xiàn)階段廣泛的應(yīng)用于開關(guān)電源、電機控制、移動通訊等領(lǐng)域。

溝槽（Trench）MOSFET 是一種新型垂直結(jié)構(gòu)的 MOSFET 器件，是從傳統(tǒng)平面 MOSFET 結(jié)構(gòu)基礎(chǔ)上優(yōu)化發(fā)展而來，Trench MOSFET 由于將溝槽深入硅體內(nèi)，在設(shè)計上可以并聯(lián)更多的元胞，從而降低導(dǎo)通電阻（Ron），實現(xiàn)更大電流的導(dǎo)通和更寬的開關(guān)速度。

王穎等人[9]基于仿真手段，研究和分析了外延雜質(zhì)對器件 Ron 和擊穿電壓（BVDSS）的影響，所設(shè)計的新結(jié)構(gòu) Ron 降低了 18.8%。王南南等人對溝槽深度對器件阻態(tài)和通態(tài)電性進行了研究，直觀展示了溝槽結(jié)構(gòu)對器件 BVDSS 以及 Ron影響。喬杰等人研究了溝槽深度和寬度對于 Ron和 BVDSS 的影響，通過優(yōu)化結(jié)構(gòu)，最后獲得比導(dǎo)通電阻（Rsp,on）為 0.79mR·cm2，BVDSS 為 81V的器件。陳力等人研究了在不同 BVDSS 下器件Ron 優(yōu)化設(shè)計差別，理論和仿真表明，高 BVDSS器件的 Ron 比低耐壓器件更接近理想 Ron。

本研究設(shè)計開發(fā)了一種 100VN 中壓 Trench?MOSFET 器件，基于仿真和實驗對器件設(shè)計開發(fā)思路進行驗證，在此過程中對影響器件擊穿電壓，閾值電壓和導(dǎo)通電阻的結(jié)構(gòu)和工藝參數(shù)進行了拉偏研究，針對器件所表現(xiàn)的電性現(xiàn)象進行了分析，并利用仿真軟件描述了微觀的物理圖像，以更加深刻的理解器件性能變化的機制。

2 Trench MOSFET 結(jié)構(gòu)模型

圖 1 是本文研究的 Trench MOSFET 元胞結(jié)構(gòu)示意圖，其特點是在外延硅內(nèi)部刻蝕形成溝槽結(jié)構(gòu)，在體區(qū)（Pbody well）形成垂直導(dǎo)電溝道，進而并聯(lián)更多元胞，降低導(dǎo)通電阻。結(jié)合圖 1 對相關(guān)結(jié)構(gòu)和工藝基礎(chǔ)參數(shù)進行定義：外延層摻雜濃度3.9E15cm-3，厚度 8.3μm，元胞尺寸（cell pitch）1.4μm，溝槽深度（Trench depth）為 1.0μm~1.8μm，溝槽寬度（Trench CD）0.4μm，源極接觸寬度（Contact CD）0.45μm，源極接觸深度（Contactdepth）0.35μm，柵氧化層（Gate oxide，簡稱 Gox）厚度為 600A~800A，體區(qū)注入劑量（Pbody dose）1.1 E13~1.7E13，源區(qū)（N source）注入劑量 4.5E15。

3 結(jié)果分析

3.1 溝槽深度

在保持其他結(jié)構(gòu)和工藝參數(shù)不變情況下，Trench depth 變化會對溝槽底部電場分布和積累層電阻產(chǎn)生影響，從而影響到器件的 BVDSS 和 Ron。本研究設(shè)計的 Trench depth 取值依次為 1.0μm、1.2μm、1.3μm、1.4μm、1.5μm、1.6μm 和 1.8μm。如表 2 和圖 2 所示，器件 BVDSS 隨著深度的增加表現(xiàn)為先升后降的趨勢，Vth 與深度的相關(guān)性不明顯，變化值僅為 0.09V，Ron 與深度表現(xiàn)為相反數(shù)值關(guān)系。

Trench depth 在 1.0μm~1.5μm 范圍內(nèi)，與深度保持正相關(guān)，這是因為柵極在溝槽內(nèi)部具有類似于場板作用，隨著深度增加，相應(yīng) BVDSS 也隨之增加，并在 1.5μm 時 達 到 最 大 值 107.66V ， 在1.5μm~1.8μm 范圍內(nèi)，隨著深度進一步增加，溝槽底部擠壓電力線情況變得嚴(yán)重，進而導(dǎo)致溝槽底部承受電場強度增加，達到臨界場強后，引起 PN 結(jié)雪崩擊穿，導(dǎo)致 BVDSS 降低。圖 3 為器件在不同深度時電場分布，可以看出峰值電場強度隨著深度增加而升高，圖 4 和圖 5 分別表示器件反向耐壓時碰撞電離率分布和雪崩擊穿時電流流通路徑，可以看出碰撞電離率出現(xiàn)在溝槽的底部拐角處，雪崩擊穿時 PN 漏電流直接沿著溝槽底角從體區(qū)流向源極接觸。

Trench depth 對于 Vth 影響不明顯，在深度變化 0.8μm 條件下，Vth 僅變化了 0.09V，這是因為深度變化未引起體區(qū)離子分布變化，同時 Gox 厚度也未變。在柵源電壓 Vgs=10V 時 Ron 隨著深度增加而降低，其主要原因是深度的增加降低了漂移區(qū)電阻，對于低壓 MOSFET 而言，溝道電阻和漂移區(qū)電阻是影響器件導(dǎo)通電阻主要部分，本研究中體區(qū)注入條件和結(jié)構(gòu)未發(fā)生變化，因此溝道電阻不變，而深度增加占用了漂移區(qū)面積，從而降低了漂移區(qū)電阻，整體表現(xiàn)為器件 Ron 降低。

3.2 體區(qū)注入劑量

本研究設(shè)計體區(qū)注入能量固定為 60keV，注入劑量和對應(yīng)電學(xué)性能如表 3 所示，從表 3 和圖 6 可以看出，BVDSS 與注入劑量具有弱相關(guān)性，Vth 隨著注入劑量增加而升高，原因可以根據(jù)公式 1 進行解釋，Vth 主要由 Gox 厚度和 Pbody 注入劑量共同決定，且與此因素均為正相關(guān)關(guān)系。

其中，Vth 為閾值電壓，tox 為柵氧化層厚度，εox為柵氧化層介電常數(shù)，εox 為硅的相對介電常數(shù)，k為玻爾茲曼常數(shù)，T 為絕對溫度，ψB 為體電勢，NA為體區(qū)摻雜濃度，ni為 300K 時硅本征電子濃度。 對于 Ron 影響一方面隨著 Vth 的升高，在相同柵源電壓 Vgs=10V 條件下，反型電荷數(shù)量降低，對應(yīng)溝道電阻升高，另一方面如圖 7 所示，隨著注入劑量增加，對應(yīng)體區(qū)結(jié)深和溝道電阻增加，也會引起 Ron的升高，圖 7 中還可以看出襯底在整個器件制作過程中有近 0.5μm 的反擴，當(dāng)外延厚度窗口條件不足的情況下，這種反擴容易造成 BVDSS 降低。

3.3 柵氧化層

通過控制 Gox 氧化時間進行其厚度調(diào)控，保持溝槽側(cè)壁氧化層厚度分別為 600A, 700A 和 800A，從表 4 和圖 8 可以看出，器件 BVDSS 隨著厚度增加整體表現(xiàn)上升趨勢，但變化幅度不大，這主要是因為器件中在反向時起到耐壓作用的是體二極管，因此 Gox 厚度影響不大。但對于 Vth 而言與厚度的變化表現(xiàn)出強相關(guān)性，如公式 1 所示，Gox 厚度增加，需要更大的柵源電壓 Vgs 來實現(xiàn)反型傳輸電荷層的形成，因此表現(xiàn)為 Vth 升高。對于 Ron 也隨著Gox 厚度增加而表現(xiàn)升高趨勢，但增幅比較小，其增加原因主要與 Vth 升高相關(guān)。

3.4 實驗工藝流程

根據(jù)上述研究結(jié)果確定 Trench MOSFET 結(jié)構(gòu)和工藝條件如下：Trench depth 為 1.5μm，Pbody dose為 1.3E13，Gox 厚度 700A，圖 9 為所設(shè)計的器件一般工藝流程，具體包括溝槽刻蝕，柵氧化層生長，多晶硅柵極淀積和刻蝕，Pbody 體區(qū)和 Source 源區(qū)離子注入與退火，源極接觸刻蝕和接觸金屬填充，源極金屬和鈍化層淀積。其中在完成溝槽刻蝕后，需要進行犧牲場氧生長和去除，以降低溝槽表面損傷和殘留異物，在完成多晶硅回蝕刻后，需要進行過刻蝕，以去除平臺（mesa）上可能殘留的多晶硅，防止由此引起的柵源短接。

表 5 是基于實際流片獲得仿真與實驗電性性能對比，從圖中可以看出 BVDSS，Vth，Ron 相近度分別在 98%，94%和 75%，由于 BVDSS 主要與外延厚度，濃度和體區(qū)注入條件等相關(guān)，此部分仿真過程中完全參照實驗條件，因此 BVDSS 具有比較小變化。Vth 仿真中雖然在 Gox 和體區(qū)注入部分參照實驗，但是實際流片中，Gox 的質(zhì)量，界面缺陷，柵極多晶硅品質(zhì)等均未進行定義，因此與實驗相比具有 94%的相近度。而 Ron 仿真結(jié)果具有比較大變化率，是因為仿真結(jié)構(gòu)模型為了提高計算速度，減少了部分層別的設(shè)置如 Ti/TiN，背面金屬層等，同時在實際實驗減薄和背面金屬化過程中，最終厚度等條件也可能有偏移，因此表現(xiàn)為 Ron 結(jié)果具有較大差異。但整體上通過仿真方法獲得了器件結(jié)構(gòu)和工藝參數(shù)對電性影響規(guī)律，并符合物理規(guī)律，同時BVDSS 也達到了預(yù)設(shè)目標(biāo)，整體上本研究仿真設(shè)計的參數(shù)對于實際的實驗開發(fā)具有參考意義。

4 結(jié)束語

本 研 究 基 于 仿 真 工 具 對 100VN TrenchMOSFET 器件進行設(shè)計和研究，重點研究了溝槽深度，體區(qū)注入劑量和柵氧化層厚度對于擊穿電壓，閾值電壓和導(dǎo)通電阻的影響現(xiàn)象并對機理進行了分析，并使用仿真工具對器件內(nèi)部的物理場變化進行了描述。通過優(yōu)化研究獲得了器件結(jié)構(gòu)和工藝參數(shù)為溝槽深度 1.5μm，體區(qū)注入劑量 1.3E13，柵氧化層厚度 700A，最后通過實際流片獲得對應(yīng)器件擊穿電壓為 105.6V，閾值電壓 2.67V，導(dǎo)通電阻3.12mR，相對應(yīng)仿真電性分別為 107.7V，2.84V 和2.34mR。以上說明基于仿真工具進行 MOSFET 器件開發(fā)的準(zhǔn)確性，利用其描述的微觀物理圖像，可以更加深刻理解器件性能變化機制，同時研究過程中相關(guān)參數(shù)設(shè)計及理論分析對于同行業(yè)研究具有一定的參考價值。

編輯：黃飛

?