用于比率計(jì)算的除法運(yùn)算電路

電路的功能

本電路是用X除輸入信號(hào)Z的除法電路。除了運(yùn)算EO=10Z/（-X），計(jì)算比率或百分比外，還可作為從X端輸入控制電壓的AGC放大器（A=1/X）使用。但不能進(jìn)行大范圍的運(yùn)算。作為分母輸入的X如變小，1/X就會(huì)加大，當(dāng)X=0時(shí)，增益則為無限大，所以作除法運(yùn)算，，范圍受限制。

電路工作原理

作為乘法IC使用時(shí)，輸出電壓反饋到Y(jié)輸入端，進(jìn)行1/X計(jì)算，再乘上Z。因?yàn)樵贠P放大器的反饋環(huán)路中加了乘法單元，所以X輸入變小，電路就會(huì)不穩(wěn)定，而且X值不同，閉環(huán)頻率特性也會(huì)發(fā)生變化，使用時(shí)必加注意。

Z端輸入信號(hào)在輸出時(shí)已被倒相，X輸入只能使用負(fù)電壓。X=10V時(shí)。用VR2調(diào)整比例系數(shù)，使A=1。也可用VR2進(jìn)行除法電路動(dòng)態(tài)范圍的失調(diào)調(diào)節(jié)。因?yàn)榭s小可變范圍后，為了便于調(diào)節(jié)，加了由R1、R2組成的分壓電路。從Z輸入1V，從X輸入-1V，調(diào)整VR1，使輸出為-10V（A=-10），當(dāng)Z=0.1V，X=-0.1V時(shí)也可獲得10V輸出，但不能保證精度和穩(wěn)定度。此外，頻率響應(yīng)隨X端輸入的值而變，這點(diǎn)也應(yīng)予注意。

本文地址：http://wenjunhu.com/article/88/131/amp/2010/20100508217227.html

閱讀全文

運(yùn)算電路(26408) 運(yùn)算電路(26408)

評(píng)論

相關(guān)推薦

運(yùn)算放大電路的設(shè)計(jì)實(shí)驗(yàn)

，可以實(shí)現(xiàn)乘法、除法、對(duì)數(shù)等模擬運(yùn)算功能。如果加入線性或者非線性正反饋網(wǎng)絡(luò)（或?qū)⒄?、?fù)兩種反饋形式同時(shí)加入），就可以構(gòu)成一個(gè)振蕩器產(chǎn)生各種不同的形態(tài)的模擬信號(hào)（如正弦波、三角波等）由運(yùn)算放大器和深度負(fù)反饋網(wǎng)絡(luò)組成的模擬運(yùn)算電路如圖1所示。

2008-09-22 13:09:28

FPGA基于線性迭代法的除法器設(shè)計(jì)

FPGA實(shí)現(xiàn)除法的方法有幾種，比如直接用/來進(jìn)行除法運(yùn)算，調(diào)用IP核進(jìn)行除法運(yùn)算，但這兩種方式都有個(gè)共同的問題——都是黑盒子，在進(jìn)行時(shí)序違例處理時(shí)，往往不好操作，比如想打打拍改善下時(shí)序都不知從何下手。

2023-07-04 10:03:39

236

FPGA常用運(yùn)算模塊-除法器

本文是本系列的第四篇，本文主要介紹FPGA常用運(yùn)算模塊-除法器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。

2023-05-22 16:20:45

924

運(yùn)算放大器的電路結(jié)構(gòu)和計(jì)算過程

運(yùn)算放大器起源于模擬計(jì)算機(jī)時(shí)代，用于進(jìn)行加、減法、微分、積分等數(shù)學(xué)運(yùn)算，因此被稱為運(yùn)算放大器，簡(jiǎn)稱“運(yùn)放”。

2023-05-15 18:25:10

2426

剖析python數(shù)字除法、floor除法

python數(shù)字除法包括真除法(/)和floor除法(//)，并且跟python版本相關(guān)。

2023-03-10 10:03:18

608

NI Multisim 10經(jīng)典教程分享--除法與開平方運(yùn)算電路

NI Multisim 10經(jīng)典教程分享--除法與開平方運(yùn)算電路

2023-02-08 09:18:28

689

減法運(yùn)算電路的計(jì)算

由于集成運(yùn)放開環(huán)增益很高，所以構(gòu)成的基本運(yùn)算電路均為深度負(fù)反饋電路，運(yùn)算兩輸入端之間滿足“虛短”和“虛斷”，根據(jù)這二個(gè)特性可以很容易分析各種運(yùn)算電路。

2022-09-05 16:05:13

3145

如何實(shí)現(xiàn)FPGA中的除法運(yùn)算

FPGA中的硬件邏輯與軟件程序的區(qū)別，相信大家在做除法運(yùn)算時(shí)會(huì)有深入體會(huì)。若其中一個(gè)操作數(shù)為常數(shù)，可通過簡(jiǎn)單的移位與求和操作代替，但用硬件邏輯完成兩變量間除法運(yùn)算會(huì)占用較多的資源，電路結(jié)構(gòu)復(fù)雜，且通常無法在一個(gè)時(shí)鐘周期內(nèi)完成。因此FPGA實(shí)現(xiàn)除法運(yùn)算并不是一個(gè)“/”號(hào)可以解決的。

2022-04-27 09:16:03

5168

實(shí)例九— 除法器設(shè)計(jì)

4.3 實(shí)例九除法器設(shè)計(jì)4.3.1. 本章導(dǎo)讀要求掌握除法器原理，并根據(jù)原理設(shè)計(jì)除法器模塊以及設(shè)計(jì)對(duì)應(yīng)的測(cè)試模塊，最后在 Robei可視化仿真軟件經(jīng)行功能實(shí)現(xiàn)和仿真驗(yàn)證。設(shè)計(jì)原理這個(gè)除法器的設(shè)計(jì)為

2021-11-07 10:51:04

基于數(shù)字信號(hào)處理器TMS320C5416芯片的高精度除法的應(yīng)用實(shí)現(xiàn)

各種集成化單片數(shù)字信號(hào)處理器（DSP）以其功能強(qiáng)、集成度高、應(yīng)用靈活、性價(jià)比高等優(yōu)點(diǎn)，在信號(hào)處理和系統(tǒng)控制中的主導(dǎo)性地位日益明顯。許多信號(hào)處理和控制需要運(yùn)用除法運(yùn)算。一般的數(shù)字信號(hào)處理器中沒有現(xiàn)成

2020-08-11 15:54:07

1345

基于StratixⅡEP2S30484C5芯片的乘除法和開方運(yùn)算算法的實(shí)現(xiàn)

在FPGA的開發(fā)應(yīng)用中，大多數(shù)EDA軟件（后面以altera QuartursII為例）都提供乘除法、開方運(yùn)算的設(shè)計(jì)向?qū)?，或提供LPM宏函數(shù)，但普遍占用資源量大。而在許多信號(hào)處理應(yīng)用中，要求計(jì)算

2020-07-29 17:48:57

1053

基于FPGA的除法器純邏輯設(shè)計(jì)案例

除法運(yùn)算。很多人覺得不就是除法嘛，直接打上/即可，但是，F(xiàn)PGA是不能正確綜合這個(gè)除法器的，綜合的結(jié)果只是一個(gè)固定數(shù)值，而不像其他微處理器?？梢赃@么說，用FPGA實(shí)現(xiàn)除法運(yùn)算是比較麻煩的。

2020-06-17 10:17:27

6157

《仿真分析小技巧6》---計(jì)算網(wǎng)格比率mesh ratio的合理設(shè)置

首先我們看一下計(jì)算網(wǎng)格比率mesh ratio在軟件內(nèi)的具體含義：指相鄰的網(wǎng)格點(diǎn)間隔的比率，在軟件中一般應(yīng)用于.layer文件，由代碼r表示。毫不夸張的講，r值設(shè)置雖簡(jiǎn)單并且在軟件中屬于基礎(chǔ)代碼

2020-04-07 16:08:46

1421

四款常見的除法電路圖分享

輸入信號(hào)為V1、V2，輸出Vo為Vo=10V2/V1。這種除法器是將乘法器接在運(yùn)算放大器的反院回路組成的。V1的輸入范圍為-0.2V到10V，V2的輸入范圍為-10V到10V。

2019-12-31 14:12:44

15859

用于除法運(yùn)算的運(yùn)行時(shí)ABI輔助方法過載

SAMC21（一款 Cortex-M0+ MCU）非常適合需要數(shù)學(xué)計(jì)算的應(yīng)用。SAMC21 MCU 具有可進(jìn)行乘法運(yùn)算的快速單周期乘法器選項(xiàng)，還具有一個(gè)新的外設(shè)，稱為除法和平方根加速器

2018-07-19 09:25:25

5141

介紹一種即省時(shí)又節(jié)約資源的乘除法算法

單片機(jī)中的除法也是二進(jìn)制的除法，和現(xiàn)實(shí)中數(shù)學(xué)的除法類似，是從被除數(shù)的高位開始，按位對(duì)除數(shù)進(jìn)行相處取余的運(yùn)算，得出的余數(shù)再和之后的被除數(shù)一起再進(jìn)行新的相除取余的運(yùn)算，直到除不盡為止，因?yàn)閱纹瑱C(jī)中的除法是二進(jìn)制的，每個(gè)步驟除出來的商最大只有1，所以我們實(shí)際編程時(shí)可以把每一步的除法看作減法運(yùn)算。

2018-05-31 08:51:02

5408

一文讀懂FPGA中的除法運(yùn)算及初識(shí)AXI總線

2018-05-18 01:15:00

3961

除法運(yùn)算電路設(shè)計(jì)方案匯總（九款模擬電路設(shè)計(jì)原理詳解）

本文為大家?guī)砭趴畈煌?b style="color: red">除法運(yùn)算電路設(shè)計(jì)方案，包括這九款模擬電路設(shè)計(jì)的原理及設(shè)計(jì)過程。

2018-01-17 18:24:49

46006

基于delta碼的乘除法運(yùn)算錯(cuò)誤檢測(cè)改進(jìn)算法

為確保安全苛求系統(tǒng)中程序執(zhí)行的正確性，研究人員將差錯(cuò)控制理論用于對(duì)計(jì)算機(jī)指令進(jìn)行編碼，但由于編碼大多涉及模運(yùn)算，導(dǎo)致復(fù)雜度大量增加，應(yīng)用于實(shí)時(shí)系統(tǒng)有困難。針對(duì)復(fù)雜度問題對(duì)delta碼的乘除法運(yùn)算

2017-12-04 16:44:29

信號(hào)的運(yùn)算與處理電路--求和運(yùn)算電路

運(yùn)算電路是集成運(yùn)算放大器的基本應(yīng)用電路，它是集成運(yùn)放的線性應(yīng)用。討論的是模擬信號(hào)的加法、減法積分和微分、對(duì)數(shù)和反對(duì)數(shù)（指數(shù)）、以及乘法和除法運(yùn)算。

2017-11-27 15:55:10

定點(diǎn)DSP中高精度除法解析

引言各種集成化單片數(shù)字信號(hào)處理器（DSP）以其功能強(qiáng)、集成度高、應(yīng)用靈活、性價(jià)比高等優(yōu)點(diǎn)，在信號(hào)處理和系統(tǒng)控制中的主導(dǎo)性地位日益明顯。許多信號(hào)處理和控制需要運(yùn)用除法運(yùn)算。一般的數(shù)字信號(hào)處理器中沒有

2017-10-24 11:49:26

高效的C編程之除法運(yùn)算

除法調(diào)用_rt_sdiv，無符合除法調(diào)用_rt_udiv），來實(shí)現(xiàn)除法操作。根據(jù)除數(shù)和被除數(shù)的不同，32bit的除法運(yùn)算一般要占有20－140個(gè)指令周期。除法運(yùn)算占用的指令周期，由下面公式計(jì)算

2017-10-17 17:22:29

比例運(yùn)算電路的工作原理和比例運(yùn)算電路如何分類以及比例運(yùn)算電路如何計(jì)算？

比例運(yùn)算電路的輸出電壓與輸入電壓之間存在比例關(guān)系，即電路可實(shí)現(xiàn)比例運(yùn)算。比例電路是最基本的運(yùn)算電路，是其他各種運(yùn)算電路的基礎(chǔ)，本章隨后將要介紹的求和電路、積分和微分電路、對(duì)數(shù)和指數(shù)電路等等，都是在比例電路的基礎(chǔ)上，加以擴(kuò)展或演變以后得到的。

2017-05-14 09:18:23

72158

cpu如何做除法

計(jì)算機(jī)如何來計(jì)算除法的？第一步：分析除法第二步，計(jì)算機(jī)中對(duì)第一步的模擬（真值）

2015-12-31 10:43:18

一種模擬除法器的設(shè)計(jì)及仿真驗(yàn)證CMOS工藝

模擬除法器是一種能實(shí)現(xiàn)兩個(gè)模擬量相除的電子器件。目前不僅應(yīng)用于模擬運(yùn)算方面，而且已擴(kuò)展到無線通訊、電視廣播、人工神經(jīng)網(wǎng)路、機(jī)器人控制技術(shù)等領(lǐng)域。此外，模擬除法器在模糊控制和測(cè)量?jī)x表中也是非常重要的器件。

2014-09-19 15:14:31

2946

基于Matlab的輾轉(zhuǎn)相除法

輾轉(zhuǎn)相除法是整數(shù)和多項(xiàng)式理論中求最大公因數(shù)和最大公因式的一類重要方法，對(duì)于較大的兩個(gè)整數(shù)和次數(shù)較高的兩個(gè)多項(xiàng)式而言，利用輾轉(zhuǎn)相除法手動(dòng)計(jì)算它們的最大公因數(shù)和最大公

2013-06-06 10:54:26

基于Verilog計(jì)算精度可調(diào)的整數(shù)除法器的設(shè)計(jì)

除法器是電子技術(shù)領(lǐng)域的基礎(chǔ)模塊，在電子電路設(shè)計(jì)中得到廣泛應(yīng)用。目前，實(shí)現(xiàn)除法器的方法有硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)兩種方法。硬件實(shí)現(xiàn)的方法主要是以硬件的消耗為代價(jià)，從而有實(shí)

2012-05-24 09:41:04

1757

ARM中用乘法代替除法的優(yōu)化

FPGA實(shí)現(xiàn)鐵軌檢測(cè)算法設(shè)計(jì)_本文將闡述如何用乘法運(yùn)算代替除法運(yùn)算，以及如何使除法的次數(shù)最少化。

2011-10-05 16:37:19

10528

基于多數(shù)決定邏輯門的全加器電路設(shè)計(jì)

O 引言加法運(yùn)算是算術(shù)運(yùn)算中最基本的運(yùn)算。減法、乘法、除法及地址計(jì)算這些基于加法的運(yùn)算已廣泛地應(yīng)用于超大規(guī)模集成電路(VLSI)中。全加器是組成二進(jìn)

2010-10-19 10:57:22

5079

模擬乘法器及其在運(yùn)算電路中的應(yīng)用

　　模擬乘法器在運(yùn)算電路中的應(yīng)用　　8.6.1 乘法運(yùn)算電路　　8.6.2 除法運(yùn)算電路　　8.6.3 開方運(yùn)算電路

2010-09-25 16:28:45

142

乘除法和開方運(yùn)算的FPGA串行實(shí)現(xiàn)

高精度的乘除法和開方等數(shù)學(xué)運(yùn)算在FPGA實(shí)現(xiàn)中往往要消耗大量專用乘法器和邏輯資源。在資源敏感而計(jì)算時(shí)延要求較低的應(yīng)用中，以處理時(shí)間換取資源的串行運(yùn)算方法具有廣泛的應(yīng)

2010-07-28 18:05:14