INNOVUS/ICC2吐出的netlist經(jīng)過Formal/LEC驗證后，Star-RC/QRC抽....
![的頭像]()
全棧芯片工程師 發(fā)表于 10-23 09:50
?1146次閱讀
DUT的配置寄存器的值是實際值，reg_model有鏡像值、期望值的概念。
![的頭像]()
全棧芯片工程師 發(fā)表于 10-23 09:43
?639次閱讀
通常RTL設(shè)計要求對芯片/module的輸入信號進行reg_in打拍處理，對芯片/module的輸出....
![的頭像]()
全棧芯片工程師 發(fā)表于 10-23 09:40
?502次閱讀
5月24日，國家集成電路產(chǎn)業(yè)投資基金三期股份有限公司成立，法定代表人為張新，注冊資本3440億人民幣....
![的頭像]()
全棧芯片工程師 發(fā)表于 05-29 11:17
?1156次閱讀
AXI4和AXI3是高級擴展接口（Advanced eXtensible Interface）的兩個....
![的頭像]()
全棧芯片工程師 發(fā)表于 05-10 11:29
?8680次閱讀
在當前產(chǎn)能利用率低，加上產(chǎn)能陸續(xù)開出，尤其是中國大陸業(yè)者持續(xù)不斷擴產(chǎn)的情況下，成熟制程的晶圓代工報價....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-18 11:14
?604次閱讀
正常模式下常見的幾個折疊命令： 命令速記： z+f+數(shù)字+Enter：創(chuàng)建折疊，從當前光標所在行折疊....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-18 11:12
?3394次閱讀
本文接著解析SDF3.0的Timing Checks Entries、Timing Environm....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-16 11:08
?2404次閱讀
我們知道Cadecne發(fā)明的低功耗文件是CPF，Synopsys發(fā)明的低功耗文件格式是UPF
![的頭像]()
全棧芯片工程師 發(fā)表于 04-15 11:30
?702次閱讀
VCLP（VC Low Power）是Synopsys提供的一款低功耗靜態(tài)規(guī)則檢查工具，它能夠幫助驗....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-15 11:25
?3099次閱讀
CAN總線（Controller Area Network）是一種用于車輛、工業(yè)自動化和其他領(lǐng)域的高....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-12 10:07
?2089次閱讀
本項目采用hierarchy UPF方式劃分了7個power domain、voltage doma....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-08 09:24
?1232次閱讀
DVFS（Dynamic Voltage and Frequency Scaling）即動態(tài)電壓頻率....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-05 09:52
?3075次閱讀
DPHY在high-speed模式下有雙向傳輸?shù)墓δ軉?？我看dphy的協(xié)議里有這么兩段描述，不太理解....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-03 09:18
?903次閱讀
大端，最高字節(jié)存儲在最低的內(nèi)存地址，小端則是最低有效字節(jié)存儲在最低的內(nèi)存地址。在Verilog中實現(xiàn)....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-02 10:32
?781次閱讀
DDR內(nèi)存技術(shù)自問世以來，已經(jīng)經(jīng)歷了多代的迭代和優(yōu)化。每一代DDR內(nèi)存都在性能、容量、功耗和功能上有....
![的頭像]()
全棧芯片工程師 發(fā)表于 04-01 09:17
?3880次閱讀
算法全是指海思整個算法庫包含完整的基礎(chǔ)算法庫，可以覆蓋電機、電源、電池等多個場景，從類型上可以覆蓋大....
![的頭像]()
全棧芯片工程師 發(fā)表于 03-29 10:55
?750次閱讀
并不是因為上述.vh代碼不存在，而是由于^M換行符的存在造成的錯誤。gvim怎么顯示^M換行符呢？這....
![的頭像]()
全棧芯片工程師 發(fā)表于 03-18 10:36
?1388次閱讀
invs的M1藍色走線總和STD CELL里面的M1 SHORT 怎么處理好？大概70多個short....
![的頭像]()
全棧芯片工程師 發(fā)表于 03-11 14:56
?888次閱讀
不同的core電壓和不同的IO電壓之間，power island之間，數(shù)字和模擬電源之間都需要加入p....
![的頭像]()
全棧芯片工程師 發(fā)表于 03-11 14:12
?1781次閱讀
ISP算法仿真中，小編會用reference model調(diào)用DPI接口用C++ 算法實現(xiàn)pixel算....
![的頭像]()
全棧芯片工程師 發(fā)表于 03-04 14:18
?957次閱讀
約束ICG的latency為-400ps，目的是把ICG從reg拉開400ps，如果不約束ICG的Q....
![的頭像]()
全棧芯片工程師 發(fā)表于 03-01 09:46
?1171次閱讀
我們知道芯片上電后，沒有POR復(fù)位的或者不帶復(fù)位的寄存器q端要么處于1，要么處于0狀態(tài)，對于仿真機器....
![的頭像]()
全棧芯片工程師 發(fā)表于 02-29 10:51
?3965次閱讀
時鐘傳播延遲Latency，通常也被稱為插入延遲（insertion delay）。它可以分為兩個部....
![的頭像]()
全棧芯片工程師 發(fā)表于 02-27 11:20
?1532次閱讀
結(jié)構(gòu)：同一個信號源頭，兩個同步處理器。這里提一下，有兩個CDC分析工具的參數(shù)配置：
![的頭像]()
全棧芯片工程師 發(fā)表于 02-23 18:23
?3148次閱讀
小編首先聯(lián)想到partition是否將pin push下去，我們可以debug一下，回到maia_t....
![的頭像]()
全棧芯片工程師 發(fā)表于 02-23 10:11
?638次閱讀
先進工藝不再wire load model進行靜態(tài)時序分析，否則綜合結(jié)果與后端物理電路差距很大，因此....
![的頭像]()
全棧芯片工程師 發(fā)表于 02-22 10:35
?1399次閱讀
進階版本的低功耗設(shè)計如下：7個power domain
![的頭像]()
全棧芯片工程師 發(fā)表于 02-20 10:48
?936次閱讀
下面Cortex-A72培訓(xùn)營VIP學(xué)員問：單核CPU PR做完后，怎么輸出數(shù)據(jù)到TOP去做多核的h....
![的頭像]()
全棧芯片工程師 發(fā)表于 01-24 10:17
?1025次閱讀
最經(jīng)典的2DFF 1-bit同步器如下，下圖結(jié)構(gòu)通常用于單bit控制信號的異步處理
![的頭像]()
全棧芯片工程師 發(fā)表于 01-18 09:24
?1347次閱讀
工商網(wǎng)監(jiān)
