FPGA設(shè)計(jì)論壇

添加好ZYNQ7 Processing System IP核后，需要對(duì)其進(jìn)行配置，雙擊彈出如下窗口。....

線網(wǎng)類型表示硬件電路元件之間實(shí)際存在的物理連線，有很多種：wire、tri、wor等等，當(dāng)然日常使用....

CRC即循環(huán)冗余校驗(yàn)碼：是數(shù)據(jù)通信領(lǐng)域中最常用的一種查錯(cuò)校驗(yàn)碼，其特征是信息字段和校驗(yàn)字段的長(zhǎng)度可以....

Vivado的時(shí)序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計(jì)的工程源文件后，需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序....

Verilog HDL（Hardware Description Language）是一種硬件描述語....

以太網(wǎng)MAC模塊負(fù)責(zé)實(shí)現(xiàn)以太網(wǎng)MAC子層的功能，完成802.3ab的數(shù)據(jù)封裝與解封。其同時(shí)負(fù)責(zé)適配硬....

本文將使用三段式狀態(tài)機(jī)（Moore型）的寫法來對(duì)DS18B20進(jìn)行測(cè)溫操作，以便了解DS18B20和....

AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式：AXI4....

ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口....

復(fù)位電路也是數(shù)字邏輯設(shè)計(jì)中常用的電路，不管是 FPGA 還是 ASIC 設(shè)計(jì)，都會(huì)涉及到復(fù)位，一般 ....

skid buffer（pipeline緩沖器）介紹 ??解決ready/valid兩路握手的時(shí)序困....

DDR內(nèi)存控制器是一個(gè)高度集成的組件，支持多種DDR內(nèi)存類型（DDR2、DDR3、DDR3L、LPD....

調(diào)試，即Debug，有一定開發(fā)經(jīng)驗(yàn)的人一定會(huì)明確這是設(shè)計(jì)中最復(fù)雜最磨人的部分。對(duì)于一個(gè)龐大復(fù)雜的FP....

增量式編碼器是一種將位移信息轉(zhuǎn)換成周期性電信號(hào)，再將電信號(hào)轉(zhuǎn)換成脈沖計(jì)數(shù)的裝置。

Xilinx的FIR IP核屬于收費(fèi)IP，但是不需要像 Quartus那樣通過修改license文件....

1、在verilog中有時(shí)會(huì)用signed修飾符來修飾定義的數(shù)據(jù)，運(yùn)算的時(shí)候也會(huì)用$signed（）....

根據(jù)下面的時(shí)序圖實(shí)現(xiàn)這個(gè)組合邏輯電路。

本文詳細(xì)介紹了多種圖像處理技術(shù)，包括RG/GB單通道提取、亮度和對(duì)比度調(diào)整、圖像反轉(zhuǎn)、均值濾波、高斯....

DVP（Digital Video Port） 是傳統(tǒng)的sensor輸出接口，采用并行輸出方式，d數(shù)....

其實(shí)使用到ADI的東西，基本也就沒有太去關(guān)注協(xié)議這些東西，只是簡(jiǎn)簡(jiǎn)單單的有個(gè)了解就行，在實(shí)際調(diào)試的時(shí)....

SPI = Serial Peripheral Interface，是串行外圍設(shè)備接口，是一種高速，....

像素行與像素窗口 一幅圖像是由一個(gè)個(gè)像素點(diǎn)構(gòu)成的，對(duì)于一幅480*272大小的圖片來說，其寬度是48....

1. 前言 最近在做以太網(wǎng)相關(guān)的東西，其中一個(gè)其中想要使用MAC通過光電轉(zhuǎn)換模塊來完成數(shù)據(jù)的收發(fā)。在....

AWID[3:0]與ARID[3:0]：對(duì)于只有一個(gè)主機(jī)從機(jī)設(shè)備，該值可設(shè)置為任意。

一般來講，如果要實(shí)現(xiàn)移位寄存器的話，通常都是寫RTL用reg來構(gòu)造，比如1bit變量移位一個(gè)時(shí)鐘周期....

一、移位寄存器 SLICEM函數(shù)發(fā)生器也可以配置為32位移位寄存器，而無需使用slice中可用的觸發(fā)....

xilinx FPGA IOB約束使用以及注意事項(xiàng) 一、什么是IOB約束 在xilinx FPGA中....

1. XADC介紹 xadc在 所有的7系列器件上都有支持，通過將高質(zhì)量模擬模塊與可編程邏輯的靈活性....

一.依據(jù)模擬環(huán)設(shè)計(jì)數(shù)字環(huán) 根據(jù)信號(hào)與系統(tǒng)的分析理論，一個(gè)系統(tǒng)完全由系統(tǒng)函數(shù)來確定，因此我們可從系統(tǒng)函....

1.1 課程介紹? 這一章開始主要介紹 XILINX FPGA PICE IP XDMA IP的使用....