0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA設(shè)計(jì)論壇

文章:460 被閱讀:138.2w 粉絲數(shù):75 關(guān)注數(shù):0 點(diǎn)贊數(shù):25

廣告

時(shí)序分析的基本步驟

在《vivado使用誤區(qū)與進(jìn)階》中,提到了一種叫 UltraFAST 的設(shè)計(jì)方法。
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-30 11:53 ?3925次閱讀

為什么FPGA成為數(shù)據(jù)中心尖端技術(shù)

我們知道,F(xiàn)PGA的頻率一般只有幾百M(fèi)Hz,而CPU的頻率卻高達(dá)數(shù)GHz。那么,有不少網(wǎng)友心中就有一....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-25 09:45 ?1628次閱讀

該如何提高電路的工作頻率

對(duì)于設(shè)計(jì)者來說,當(dāng)然希望我們?cè)O(shè)計(jì)的電路的工作頻率(在這里如無特別說明,工作頻率指FPGA片內(nèi)的工作頻....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-25 09:41 ?5188次閱讀

FPGA設(shè)計(jì)中時(shí)序分析的基本概念

時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題,也是FPGA開發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來,先介紹時(shí)序分析中....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-18 11:07 ?3402次閱讀

如何在FPGA中正確處理浮點(diǎn)數(shù)運(yùn)算

使用插值算法實(shí)現(xiàn)圖像縮放是數(shù)字圖像處理算法中經(jīng)常遇到的問題。我們經(jīng)常會(huì)將某種尺寸的圖像轉(zhuǎn)換為其他尺寸....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-18 11:03 ?5550次閱讀

AXI總線知識(shí)點(diǎn)快速學(xué)習(xí)

AXI——Advanced eXtensible Interface,直譯過來就是先進(jìn)的可擴(kuò)展接口,....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-14 14:13 ?6968次閱讀

基于FPGA的SPI協(xié)議實(shí)現(xiàn)

SPI(Serial Peripheral Interface)——串行外圍設(shè)備接口。是Motoro....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-14 14:07 ?7443次閱讀

FPGA設(shè)計(jì)方法優(yōu)于ASIC的一些優(yōu)勢(shì)

隨著FPGA器件在資源和性能方面的進(jìn)步,最新FPGA已經(jīng)開始提供可以輕松定制的“平臺(tái)”解決方案,用于....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-11 10:59 ?2040次閱讀

深入了解GPU、FPGA和ASIC

隨著百度、Google、Facebook、微軟等企業(yè)開始切入人工智能,人工智能可應(yīng)用的領(lǐng)域非常廣泛。....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-11 10:54 ?2174次閱讀

FPGA, CPU, GPU, ASIC區(qū)別,為什么使用FPGA?

PGA常年來被用作專用芯片(ASIC)的小批量替代品,然而近年來在微軟、百度等公司的數(shù)據(jù)中心大規(guī)模部....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-11 10:49 ?1786次閱讀

GPU服務(wù)器與FPGA云服務(wù)器的區(qū)別介紹

GPU 云服務(wù)器(GPU Cloud Computing)是基于 GPU 應(yīng)用的計(jì)算服務(wù),具有實(shí)時(shí)高....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-11 09:48 ?1621次閱讀

簡(jiǎn)述Verilog HDL中阻塞語句和非阻塞語句的區(qū)別

? 在Verilog中有兩種類型的賦值語句:阻塞賦值語句(“=”)和非阻塞賦值語句(“=”)。正確地....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-02 18:24 ?6777次閱讀
簡(jiǎn)述Verilog HDL中阻塞語句和非阻塞語句的區(qū)別

FPGA相對(duì)于MCU的主要優(yōu)勢(shì)在哪

在開發(fā)新的電子系統(tǒng)時(shí),設(shè)計(jì)人員需要做出各種決定。最關(guān)鍵的一個(gè)決定是選擇系統(tǒng)架構(gòu)和實(shí)現(xiàn)的芯片。這些組件....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 11-08 10:09 ?8877次閱讀

FPGA扇出太多引起的時(shí)序問題

1.扇出太多引起的時(shí)序問題。 信號(hào)驅(qū)動(dòng)非常大,扇出很大,需要增加驅(qū)動(dòng)能力,如果單純考慮驅(qū)動(dòng)能力可以嘗....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 10-25 16:30 ?10313次閱讀

UART和波特率兩者如何區(qū)分

什么是 UART UART是一種通用串行數(shù)據(jù)總線,用于異步通信。該總線雙向通信,可以實(shí)現(xiàn)全雙工傳輸和....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 10-19 17:54 ?4490次閱讀

探究關(guān)于數(shù)字電路的一些基礎(chǔ)知識(shí)

1.常用門電路圖 2.邏輯代數(shù)的基本定理----化簡(jiǎn)時(shí)比較好用 反演定理:對(duì)于任意一個(gè)邏輯式 Y,若....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 10-11 15:04 ?5358次閱讀
探究關(guān)于數(shù)字電路的一些基礎(chǔ)知識(shí)

簡(jiǎn)述FPGA時(shí)鐘約束時(shí)鐘余量超差解決方法

在設(shè)計(jì)FPGA項(xiàng)目的時(shí)候,對(duì)時(shí)鐘進(jìn)行約束,但是因?yàn)樗惴ɑ蛘哂布脑?,都使得時(shí)鐘約束出現(xiàn)超差現(xiàn)象,接....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 10-11 14:52 ?3898次閱讀
簡(jiǎn)述FPGA時(shí)鐘約束時(shí)鐘余量超差解決方法

FPGA時(shí)序約束的概念和基本策略

A 時(shí)序約束的概念和基本策略 時(shí)序約束主要包括周期約束(FFS到FFS,即觸發(fā)器到觸發(fā)器)和偏移約束....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-30 15:17 ?5518次閱讀

FPGA如何使用RAM分區(qū)循環(huán)移位法實(shí)現(xiàn)解交織器

本文分析了卷積交織和解交織的基本原理,然后采用Altera 的FPGA器件,用RAM分區(qū)循環(huán)移位法來....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:53 ?3181次閱讀

eFPGA能針對(duì)特定子市場(chǎng)或相鄰市場(chǎng)量身打造SoC

嵌入式FPGA (eFPGA)由于可為人工智能(AI)工作負(fù)載提供支持與靈活度,這項(xiàng)業(yè)務(wù)正開始掀起波....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:50 ?1811次閱讀

如何檢測(cè)集成電路的好壞

一、不在路檢測(cè) 這種方法是在ic未焊入電路時(shí)進(jìn)行的,一般情況下可用測(cè)量各引腳對(duì)應(yīng)于接地引腳之間的正、....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:47 ?3980次閱讀

EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì)的幾個(gè)特點(diǎn)

EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì),具有以下幾個(gè)特點(diǎn): 1. 軟件硬化,硬件軟化 軟件硬化是指所有的軟件設(shè)計(jì)最....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:19 ?13068次閱讀

System Verilog與verilog的對(duì)比

SystemVerilog語言簡(jiǎn)介 SystemVerilog是一種硬件描述和驗(yàn)證語言(HDVL),....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 17:12 ?4064次閱讀

采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速教程

當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束,不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中,....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-28 10:38 ?4357次閱讀
采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速教程

介紹3種方法跨時(shí)鐘域處理方法

跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問題,而如何處理好跨時(shí)鐘域間的數(shù)據(jù),可以說是每個(gè)FPGA初學(xué)者....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-18 11:33 ?22790次閱讀
介紹3種方法跨時(shí)鐘域處理方法

FPGA中同步異步時(shí)鐘域信號(hào)的處理

最常用的約束有IO管腳位置約束和電平幅度約束,這個(gè)很好理解。另外,就是對(duì)時(shí)鐘網(wǎng)絡(luò)約束。這個(gè)是很重要的....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-13 09:29 ?7138次閱讀

你們知道FIFO最小深度計(jì)算嗎

FIFO 最小深度計(jì)算 例子 - 1:f_wr 》 f_rd,連續(xù)讀寫 寫時(shí)鐘80MHz。 讀時(shí)鐘5....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-10 09:23 ?2311次閱讀
你們知道FIFO最小深度計(jì)算嗎

在FPGA設(shè)計(jì)中FIFO的使用技巧

FIFO是在FPGA設(shè)計(jì)中使用的非常頻繁,也是影響FPGA設(shè)計(jì)代碼穩(wěn)定性以及效率等得關(guān)鍵因素。在數(shù)據(jù)....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-09 11:15 ?7359次閱讀

FPGA中ROM與RAM相關(guān)知識(shí)匯總

一、基本概念 最熟悉的兩個(gè)詞語應(yīng)該是RAM與ROM,RAM(Random Access Memory....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-08 11:12 ?8603次閱讀

FPGA芯片配置分類及配置方式

廣義的來說,F(xiàn)PGA的配置包括直接使用下載電纜對(duì)FPGA器件進(jìn)行編程、對(duì)外部EEPROM和FLASH....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 09-06 09:41 ?7094次閱讀

電子發(fā)燒友

中國(guó)電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會(huì)員交流學(xué)習(xí)
  • 獲取您個(gè)性化的科技前沿技術(shù)信息
  • 參加活動(dòng)獲取豐厚的禮品