時(shí)序分析的基本步驟
在《vivado使用誤區(qū)與進(jìn)階》中,提到了一種叫 UltraFAST 的設(shè)計(jì)方法。
為什么FPGA成為數(shù)據(jù)中心尖端技術(shù)
我們知道,F(xiàn)PGA的頻率一般只有幾百M(fèi)Hz,而CPU的頻率卻高達(dá)數(shù)GHz。那么,有不少網(wǎng)友心中就有一....
該如何提高電路的工作頻率
對(duì)于設(shè)計(jì)者來說,當(dāng)然希望我們?cè)O(shè)計(jì)的電路的工作頻率(在這里如無特別說明,工作頻率指FPGA片內(nèi)的工作頻....
FPGA設(shè)計(jì)中時(shí)序分析的基本概念
時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題,也是FPGA開發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來,先介紹時(shí)序分析中....
如何在FPGA中正確處理浮點(diǎn)數(shù)運(yùn)算
使用插值算法實(shí)現(xiàn)圖像縮放是數(shù)字圖像處理算法中經(jīng)常遇到的問題。我們經(jīng)常會(huì)將某種尺寸的圖像轉(zhuǎn)換為其他尺寸....
AXI總線知識(shí)點(diǎn)快速學(xué)習(xí)
AXI——Advanced eXtensible Interface,直譯過來就是先進(jìn)的可擴(kuò)展接口,....
基于FPGA的SPI協(xié)議實(shí)現(xiàn)
SPI(Serial Peripheral Interface)——串行外圍設(shè)備接口。是Motoro....
FPGA設(shè)計(jì)方法優(yōu)于ASIC的一些優(yōu)勢(shì)
隨著FPGA器件在資源和性能方面的進(jìn)步,最新FPGA已經(jīng)開始提供可以輕松定制的“平臺(tái)”解決方案,用于....
深入了解GPU、FPGA和ASIC
隨著百度、Google、Facebook、微軟等企業(yè)開始切入人工智能,人工智能可應(yīng)用的領(lǐng)域非常廣泛。....
FPGA, CPU, GPU, ASIC區(qū)別,為什么使用FPGA?
PGA常年來被用作專用芯片(ASIC)的小批量替代品,然而近年來在微軟、百度等公司的數(shù)據(jù)中心大規(guī)模部....
GPU服務(wù)器與FPGA云服務(wù)器的區(qū)別介紹
GPU 云服務(wù)器(GPU Cloud Computing)是基于 GPU 應(yīng)用的計(jì)算服務(wù),具有實(shí)時(shí)高....
FPGA相對(duì)于MCU的主要優(yōu)勢(shì)在哪
在開發(fā)新的電子系統(tǒng)時(shí),設(shè)計(jì)人員需要做出各種決定。最關(guān)鍵的一個(gè)決定是選擇系統(tǒng)架構(gòu)和實(shí)現(xiàn)的芯片。這些組件....
FPGA扇出太多引起的時(shí)序問題
1.扇出太多引起的時(shí)序問題。 信號(hào)驅(qū)動(dòng)非常大,扇出很大,需要增加驅(qū)動(dòng)能力,如果單純考慮驅(qū)動(dòng)能力可以嘗....
UART和波特率兩者如何區(qū)分
什么是 UART UART是一種通用串行數(shù)據(jù)總線,用于異步通信。該總線雙向通信,可以實(shí)現(xiàn)全雙工傳輸和....
探究關(guān)于數(shù)字電路的一些基礎(chǔ)知識(shí)
1.常用門電路圖 2.邏輯代數(shù)的基本定理----化簡(jiǎn)時(shí)比較好用 反演定理:對(duì)于任意一個(gè)邏輯式 Y,若....

簡(jiǎn)述FPGA時(shí)鐘約束時(shí)鐘余量超差解決方法
在設(shè)計(jì)FPGA項(xiàng)目的時(shí)候,對(duì)時(shí)鐘進(jìn)行約束,但是因?yàn)樗惴ɑ蛘哂布脑?,都使得時(shí)鐘約束出現(xiàn)超差現(xiàn)象,接....

FPGA時(shí)序約束的概念和基本策略
A 時(shí)序約束的概念和基本策略 時(shí)序約束主要包括周期約束(FFS到FFS,即觸發(fā)器到觸發(fā)器)和偏移約束....
FPGA如何使用RAM分區(qū)循環(huán)移位法實(shí)現(xiàn)解交織器
本文分析了卷積交織和解交織的基本原理,然后采用Altera 的FPGA器件,用RAM分區(qū)循環(huán)移位法來....
eFPGA能針對(duì)特定子市場(chǎng)或相鄰市場(chǎng)量身打造SoC
嵌入式FPGA (eFPGA)由于可為人工智能(AI)工作負(fù)載提供支持與靈活度,這項(xiàng)業(yè)務(wù)正開始掀起波....
如何檢測(cè)集成電路的好壞
一、不在路檢測(cè) 這種方法是在ic未焊入電路時(shí)進(jìn)行的,一般情況下可用測(cè)量各引腳對(duì)應(yīng)于接地引腳之間的正、....
EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì)的幾個(gè)特點(diǎn)
EDA技術(shù)進(jìn)行系統(tǒng)的設(shè)計(jì),具有以下幾個(gè)特點(diǎn): 1. 軟件硬化,硬件軟化 軟件硬化是指所有的軟件設(shè)計(jì)最....
System Verilog與verilog的對(duì)比
SystemVerilog語言簡(jiǎn)介 SystemVerilog是一種硬件描述和驗(yàn)證語言(HDVL),....
采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速教程
當(dāng)今的設(shè)計(jì)工程師受到面積、功率和成本的約束,不能采用GHz級(jí)的計(jì)算機(jī)實(shí)現(xiàn)嵌入式設(shè)計(jì)。在嵌入式系統(tǒng)中,....

介紹3種方法跨時(shí)鐘域處理方法
跨時(shí)鐘域處理是FPGA設(shè)計(jì)中經(jīng)常遇到的問題,而如何處理好跨時(shí)鐘域間的數(shù)據(jù),可以說是每個(gè)FPGA初學(xué)者....

FPGA中同步異步時(shí)鐘域信號(hào)的處理
最常用的約束有IO管腳位置約束和電平幅度約束,這個(gè)很好理解。另外,就是對(duì)時(shí)鐘網(wǎng)絡(luò)約束。這個(gè)是很重要的....
在FPGA設(shè)計(jì)中FIFO的使用技巧
FIFO是在FPGA設(shè)計(jì)中使用的非常頻繁,也是影響FPGA設(shè)計(jì)代碼穩(wěn)定性以及效率等得關(guān)鍵因素。在數(shù)據(jù)....
FPGA中ROM與RAM相關(guān)知識(shí)匯總
一、基本概念 最熟悉的兩個(gè)詞語應(yīng)該是RAM與ROM,RAM(Random Access Memory....
FPGA芯片配置分類及配置方式
廣義的來說,F(xiàn)PGA的配置包括直接使用下載電纜對(duì)FPGA器件進(jìn)行編程、對(duì)外部EEPROM和FLASH....