L6562A建模1
今天我們開始以L6562A為例來(lái)介紹如何使用Simpis對(duì)芯片進(jìn)行行為級(jí)別建模。
L6562A是一款基于BCM(臨界導(dǎo)通模式)的PFC控制器。我們先看一下它的框圖:
以及各個(gè)引腳的功能:
INV:電壓反饋引腳,用于穩(wěn)定輸出電壓;
COMP:誤差比較器輸出,需要加上補(bǔ)償網(wǎng)絡(luò)使電壓環(huán)穩(wěn)定,以及實(shí)現(xiàn)高功率因數(shù)和較低的THD;
MULT:內(nèi)部乘法器的輸入管腳,用來(lái)為內(nèi)部電流環(huán)提供板正弦參考信號(hào),實(shí)現(xiàn)PFC(使輸出電流與電壓同相位,都為半正弦形狀);
CS:電流采樣信號(hào)引腳,采集流過(guò)MOS管的電流信號(hào),輸入到內(nèi)部比較器,與內(nèi)部半正弦調(diào)制信號(hào)比較,產(chǎn)生PWM信號(hào);
ZCD:生壓電感去磁感應(yīng)輸入引腳,當(dāng)檢測(cè)到流過(guò)升壓電感的電流下降到零時(shí),會(huì)在內(nèi)部產(chǎn)生一個(gè)下降沿信號(hào)信號(hào)觸發(fā)驅(qū)動(dòng)電路開啟,打開開關(guān),開始下一個(gè)周期;
GND:內(nèi)部參考地信號(hào);
GD:內(nèi)部驅(qū)動(dòng)信號(hào),用于驅(qū)動(dòng)外部MOS管;
Vcc:芯片供電引腳;
我們對(duì)照框圖簡(jiǎn)單介紹一下它的工作原理:MULT引腳采樣前端整流橋的輸出電壓信號(hào)(半正弦波形),該信號(hào)作為電流信號(hào)的調(diào)制整形參考信號(hào)。CS引腳一方面是采樣電感電流信號(hào),使用前述半正弦調(diào)制整形信號(hào)來(lái)調(diào)制電感電流信號(hào)包絡(luò)。INV是電壓環(huán)反饋引腳,配合COMP引腳的補(bǔ)償電路實(shí)現(xiàn)穩(wěn)定的電壓環(huán)。ZCD引腳監(jiān)測(cè)磁芯狀態(tài),用來(lái)開啟下一個(gè)周期。
還是需要強(qiáng)調(diào)一點(diǎn),我們建立的行為級(jí)別模型是基于數(shù)據(jù)手冊(cè)規(guī)格參數(shù)表和原理描述以及我自己對(duì)于這個(gè)的理解,并不能表示真實(shí)的電路到底是如何實(shí)現(xiàn)的,每個(gè)人對(duì)于某一功能或參數(shù)的理解以及實(shí)現(xiàn)方法可能都不一樣,所以大家不用糾結(jié),只是給大家參考一下,大家有更好的想法可以告訴我。
我們從幾個(gè)方面來(lái)討論L6562A的建模,我們會(huì)分幾次給大家介紹。
供電部分
輸入欠壓檢測(cè)電路:
當(dāng)輸入供電電壓高于10.5V時(shí),UVLO_bar信號(hào)輸出為高,表明沒(méi)有出現(xiàn)欠壓現(xiàn)象,若輸入供電電壓低于10.5V時(shí),UVLO為高電平,表明輸入電壓欠壓;2.5mA表征啟動(dòng)后的靜態(tài)電流;30uA表征未正常啟動(dòng)(欠壓)下的靜態(tài)電流;(參照規(guī)格書中的Istart_up和Iq)
內(nèi)部參考與供電信號(hào):
VDD為內(nèi)部電路供電,VREF是內(nèi)部電壓環(huán)參考電壓;
時(shí)鐘電路
數(shù)據(jù)手冊(cè)框圖中畫出了一個(gè)STARTER,它與ZCD引腳實(shí)現(xiàn)的ZERO CURRENT DETECTION電路輸出的信號(hào)經(jīng)過(guò)或的邏輯后輸出到RS觸發(fā)器的S端。這兩個(gè)信號(hào)就是內(nèi)部實(shí)現(xiàn)開關(guān)開啟的觸發(fā)信號(hào)。規(guī)格參數(shù)中的tSTART指定了內(nèi)部一個(gè)固定時(shí)鐘,其周期典型值為130us,其電路表示及其內(nèi)部電路實(shí)現(xiàn)如下:
其實(shí)現(xiàn)原理非常簡(jiǎn)單,就是通過(guò)控制一個(gè)電流源對(duì)一個(gè)電容沖放電,當(dāng)電容電壓高于參考值時(shí)輸出高電平,否則輸出低電平。當(dāng)然這個(gè)時(shí)鐘一般只在系統(tǒng)剛啟動(dòng)時(shí)工作,待進(jìn)入穩(wěn)態(tài)后該時(shí)鐘就不起作用了。U11的四個(gè)輸入信號(hào)是用來(lái)給電容放電或關(guān)閉時(shí)鐘的。待進(jìn)入穩(wěn)態(tài)后系統(tǒng)周期低于130us,當(dāng)開關(guān)管開啟時(shí)Q為高電平,該信號(hào)會(huì)釋放C1電流,這樣該時(shí)鐘模塊永遠(yuǎn)不會(huì)輸出高電平,即關(guān)閉了該時(shí)鐘模塊。DIS, Dynamic_OVP, UVLO都是在出現(xiàn)錯(cuò)誤狀態(tài)下關(guān)閉該時(shí)鐘的信號(hào)。
-
芯片
+關(guān)注
關(guān)注
456文章
50889瀏覽量
424237 -
控制器
+關(guān)注
關(guān)注
112文章
16383瀏覽量
178334 -
電壓
+關(guān)注
關(guān)注
45文章
5608瀏覽量
115881
原文標(biāo)題:淺談芯片建模2
文章出處:【微信號(hào):xiaojiaoyafpga,微信公眾號(hào):電子森林】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論