0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體工藝如何影響CPU性能的?

kus1_iawbs2016 ? 來源:yxw ? 2019-06-18 15:20 ? 次閱讀

半導(dǎo)體的支持工藝和CPU的性能關(guān)系就大了,它關(guān)系到CPU內(nèi)能塞進(jìn)多少個(gè)晶體管,還有CPU所能達(dá)到的頻率還有它的功耗,1978年Intel推出了第一顆CPU——8086,它采用3μm(3000nm)工藝生產(chǎn),只有29000個(gè)晶體管,工作頻率也只有5MHz。

而現(xiàn)在晶體管數(shù)量最多的單芯片CPU應(yīng)該是Intel的28核Skylake-SP Xeon處理器,它擁有超過80億個(gè)晶體管,而頻率最高的則是Core i9-9900K,最大睿頻能到5GHz,他們都是用Intel的14nm工藝生產(chǎn)的。

Intel 14nm工藝在性能、功耗方面繼續(xù)改進(jìn)

CPU的生產(chǎn)是需要經(jīng)過7個(gè)工序的,分別是:硅提純,切割晶圓,影印,蝕刻,重復(fù)、分層,封裝,測試, 而當(dāng)中的蝕刻工序是CPU生產(chǎn)的重要工作,也是重頭技術(shù),簡單來說蝕刻就是用激光在硅晶圓制造晶體管的過程,蝕刻這個(gè)過程是由光完成的,所以用于蝕刻的光的波長就是該技術(shù)提升的關(guān)鍵,它影響著在硅晶圓上蝕刻的最小尺寸,也就是線寬。

現(xiàn)在半導(dǎo)體工藝上所說的多少nm工藝其實(shí)是指線寬,也就是芯片上的最基本功能單位門電路的寬度,因?yàn)閷?shí)際上門電路之間連線的寬度同門電路的寬度相同,所以線寬可以描述制造工藝??s小線寬意味著晶體管可以做得更小、更密集,而且在相同的芯片復(fù)雜程度下可使用更小的晶圓,于是成本降低了。

更先進(jìn)半導(dǎo)體制造工藝另一個(gè)重要優(yōu)點(diǎn)就是可以提升工作頻率,縮減元件之間的間距之后,晶體管之間的電容也會降低,晶體管的開關(guān)頻率也得以提升,從而整個(gè)芯片的工作頻率就上去了。

另外晶體管的尺寸縮小會減低它們的內(nèi)阻,所需導(dǎo)通電壓會降低,這代表著CPU的工作電壓會降低,所以我們看到每一款新CPU核心,其電壓較前一代產(chǎn)品都有相應(yīng)降低。另外CPU的動態(tài)功耗損失是與電壓的平方成正比的,工作電壓的降低,可使它們的功率也大幅度減小。

另外同種工藝的概率也是相當(dāng)重要的,Intel自2015年14nm工藝投產(chǎn)以來已經(jīng)發(fā)展到了第三代,Intel一直在改進(jìn)工藝,在不提升功耗的情況不斷提升性能,14nm++工藝比初代14nm工藝性能提升26%,或者功耗降低52%。

實(shí)際上AMD Ryzen處理器現(xiàn)在所用的12nm工藝本質(zhì)上也只是GlobalFoundries的14nm工藝的改良版,也就是原計(jì)劃的14nm+,晶體管密度并沒有提升,但在性能方面有所改善,最高工作頻率提升了250MHz,而同頻下Vcore下降了50mV。

多年前Intel對自家半導(dǎo)體工藝的進(jìn)展預(yù)期,此處應(yīng)該有個(gè)滑稽的表情。

總的來說半導(dǎo)體工藝是決定各種集成電路性能、功耗的關(guān)鍵,線寬的縮小晶體管密度得以提升從而降低了成本,其次就是晶體管頻率提高,性能提升而功耗降低。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19293

    瀏覽量

    229966
  • 芯片
    +關(guān)注

    關(guān)注

    455

    文章

    50851

    瀏覽量

    423984
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27390

    瀏覽量

    219089
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    10870

    瀏覽量

    211901
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9698

    瀏覽量

    138259

原文標(biāo)題:半導(dǎo)體工藝如何影響CPU性能的?

文章出處:【微信號:iawbs2016,微信公眾號:寬禁帶半導(dǎo)體技術(shù)創(chuàng)新聯(lián)盟】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    【「大話芯片制造」閱讀體驗(yàn)】+跟著本書”參觀“半導(dǎo)體工廠

    本書深入淺出,沒有晦澀難懂的公式和高深的理論,有的是豐富的彩色配圖,可以作為一本案頭小品來看,看完本書之后對制造半導(dǎo)體芯片的工藝等有個(gè)基本全面的了解。 跟著本書就好比參觀了一遍制造工廠和生產(chǎn)線
    發(fā)表于 12-16 22:47

    半導(dǎo)體行業(yè)工藝知識

    寫在前面 本文將聚焦于半導(dǎo)體工藝這一關(guān)鍵領(lǐng)域。半導(dǎo)體工藝半導(dǎo)體行業(yè)中的核心技術(shù),它涵蓋了從原材料處理到最終產(chǎn)品制造的整個(gè)流程。
    的頭像 發(fā)表于 12-07 09:17 ?406次閱讀
    <b class='flag-5'>半導(dǎo)體</b>行業(yè)<b class='flag-5'>工藝</b>知識

    一文詳解半導(dǎo)體薄膜沉積工藝

    半導(dǎo)體薄膜沉積工藝是現(xiàn)代微電子技術(shù)的重要組成部分。這些薄膜可以是金屬、絕緣體或半導(dǎo)體材料,它們在芯片的各個(gè)層次中發(fā)揮著不同的作用,如導(dǎo)電、絕緣、保護(hù)等。薄膜的質(zhì)量直接影響到芯片的性能、
    的頭像 發(fā)表于 10-31 15:57 ?704次閱讀
    一文詳解<b class='flag-5'>半導(dǎo)體</b>薄膜沉積<b class='flag-5'>工藝</b>

    半導(dǎo)體

    本人接觸質(zhì)量工作時(shí)間很短,經(jīng)驗(yàn)不足,想了解一下,在半導(dǎo)體行業(yè)中,由于客戶端使用問題造成器件失效,失效率為多少時(shí)會接受客訴
    發(fā)表于 07-11 17:00

    閑談半導(dǎo)體封裝工藝工程師

    半導(dǎo)體產(chǎn)業(yè)鏈中,封裝工藝工程師扮演著舉足輕重的角色。他們不僅是半導(dǎo)體芯片從晶圓到最終產(chǎn)品的橋梁,更是確保半導(dǎo)體器件性能穩(wěn)定、可靠的關(guān)鍵人物
    的頭像 發(fā)表于 05-25 10:07 ?1436次閱讀
    閑談<b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b>工程師

    半導(dǎo)體發(fā)展的四個(gè)時(shí)代

    公司是這一歷史階段的先驅(qū)?,F(xiàn)在,ASIC 供應(yīng)商向所有人提供了設(shè)計(jì)基礎(chǔ)設(shè)施、芯片實(shí)施和工藝技術(shù)。在這個(gè)階段,半導(dǎo)體行業(yè)開始出現(xiàn)分化。有了設(shè)計(jì)限制,出現(xiàn)了一個(gè)更廣泛的工程師社區(qū),它們可以設(shè)計(jì)和構(gòu)建定制
    發(fā)表于 03-27 16:17

    半導(dǎo)體發(fā)展的四個(gè)時(shí)代

    等公司是這一歷史階段的先驅(qū)。現(xiàn)在,ASIC 供應(yīng)商向所有人提供了設(shè)計(jì)基礎(chǔ)設(shè)施、芯片實(shí)施和工藝技術(shù)。在這個(gè)階段,半導(dǎo)體行業(yè)開始出現(xiàn)分化。有了設(shè)計(jì)限制,出現(xiàn)了一個(gè)更廣泛的工程師社區(qū),它們可以設(shè)計(jì)和構(gòu)建定制
    發(fā)表于 03-13 16:52

    半導(dǎo)體封裝工藝面臨的挑戰(zhàn)

    半導(dǎo)體工藝主要是應(yīng)用微細(xì)加工技術(shù)、膜技術(shù),把芯片及其他要素在各個(gè)區(qū)域中充分連接,如:基板、框架等區(qū)域中,有利于引出接線端子,通過可塑性絕緣介質(zhì)后灌封固定,使其形成一個(gè)整體,以立體結(jié)構(gòu)方式呈現(xiàn),最終形成半導(dǎo)體封裝
    發(fā)表于 03-01 10:30 ?835次閱讀
    <b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b>面臨的挑戰(zhàn)

    半導(dǎo)體封裝工藝的研究分析

    共讀好書 張鎏 苑明星 楊小渝 (重慶市聲光電有限公司) 摘 要: 對半導(dǎo)體封裝工藝的研究,先探析半導(dǎo)體工藝概述,能對其工作原理有一定的了解與掌握;再考慮
    的頭像 發(fā)表于 02-25 11:58 ?1040次閱讀
    <b class='flag-5'>半導(dǎo)體</b>封裝<b class='flag-5'>工藝</b>的研究分析

    半導(dǎo)體后端工藝:封裝設(shè)計(jì)與分析

    圖1顯示了半導(dǎo)體封裝設(shè)計(jì)工藝的各項(xiàng)工作內(nèi)容。首先,封裝設(shè)計(jì)需要芯片設(shè)計(jì)部門提供關(guān)鍵信息,包括芯片焊盤(Chip Pad)坐標(biāo)、芯片布局和封裝互連數(shù)據(jù)。
    的頭像 發(fā)表于 02-22 14:18 ?1176次閱讀
    <b class='flag-5'>半導(dǎo)體</b>后端<b class='flag-5'>工藝</b>:封裝設(shè)計(jì)與分析

    主要先進(jìn)封裝廠商匯總名單半導(dǎo)體材料與工藝設(shè)備

    先進(jìn)封裝產(chǎn)品通過半導(dǎo)體中道工藝實(shí)現(xiàn)芯片物理性能的優(yōu)化或者說維持裸片性能的優(yōu)勢,接下來的后道封裝從工序上而言與傳統(tǒng)封裝基本類似。
    的頭像 發(fā)表于 01-30 15:54 ?901次閱讀
    主要先進(jìn)封裝廠商匯總名單<b class='flag-5'>半導(dǎo)體</b>材料與<b class='flag-5'>工藝</b>設(shè)備

    半導(dǎo)體芯片封裝工藝介紹

    半導(dǎo)體芯片在作為產(chǎn)品發(fā)布之前要經(jīng)過測試以篩選出有缺陷的產(chǎn)品。每個(gè)芯片必須通過的 “封裝”工藝才能成為完美的半導(dǎo)體產(chǎn)品。封裝主要作用是電氣連接和保護(hù)半導(dǎo)體芯片免受元件影響。
    的頭像 發(fā)表于 01-17 10:28 ?1071次閱讀
    <b class='flag-5'>半導(dǎo)體</b>芯片封裝<b class='flag-5'>工藝</b>介紹

    半導(dǎo)體工藝的發(fā)展史

    半導(dǎo)體工藝的歷史可以追溯到20世紀(jì)40年代末至50年代初,當(dāng)時(shí)的科學(xué)家們開始使用鍺(Ge)和硅(Si)這類半導(dǎo)體材料來制造晶體管。1947年,貝爾實(shí)驗(yàn)室的威廉·肖克利、約翰·巴丁和沃爾特·布拉頓發(fā)明
    的頭像 發(fā)表于 01-15 14:02 ?1191次閱讀

    半導(dǎo)體清洗工藝介紹

    根據(jù)清洗介質(zhì)的不同,目前半導(dǎo)體清洗技術(shù)主要分為濕法清洗和干法清洗兩種工藝路線
    的頭像 發(fā)表于 01-12 23:14 ?2975次閱讀
    <b class='flag-5'>半導(dǎo)體</b>清洗<b class='flag-5'>工藝</b>介紹

    智程半導(dǎo)體完成股權(quán)融資,專注半導(dǎo)體濕法工藝設(shè)備研發(fā)

    智程半導(dǎo)體自2009年起致力于半導(dǎo)體濕法工藝設(shè)備研究、生產(chǎn)與銷售事業(yè),10余載研發(fā)歷程,使得其已成為全球頂尖的半導(dǎo)體濕法設(shè)備供應(yīng)商。業(yè)務(wù)范圍包括清洗、去膠、濕法刻蝕、電鍍、涂膠顯影、金
    的頭像 發(fā)表于 01-12 14:55 ?1822次閱讀