0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

半導體封裝工藝的研究分析

半導體封裝工程師之家 ? 來源:半導體封裝工程師之家 ? 作者:半導體封裝工程師 ? 2024-02-25 11:58 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

共讀好書

張鎏 苑明星 楊小渝

(重慶市聲光電有限公司)

摘 要:

半導體封裝工藝的研究,先探析半導體工藝概述,能對其工作原理有一定的了解與掌握;再考慮半導體封裝工藝流程,目的是在作業(yè)階段嚴謹管控,能采用精細化管理模式,在細節(jié)上規(guī)避常規(guī)問題發(fā)生;再從新時代發(fā)展背景下提出半導體封裝工藝面臨的挑戰(zhàn),建議把工作重心放在半導體封裝工藝質(zhì)量控制方面,要對其要點內(nèi)容全面掌握,才可有效提升半導體封裝工藝質(zhì)量。

引言

從半導體封裝工藝質(zhì)量控制方面分析,在實踐階段就有較大難度,主要考慮該工藝流程較多,各流程均有明確的內(nèi)容及要求,工藝流程間還有相互的影響性,在實踐作業(yè)階段需嚴謹控制,工作人員能本著嚴謹?shù)墓ぷ鲬B(tài)度多角度探析,在科技手段的合理應用下,提高半導體封裝工藝質(zhì)量與技術水平,關系到實踐應用綜合成效,確保良好的綜合效益。

1 半導體工藝概述

半導體工藝主要是應用微細加工技術、膜技術,把芯片及其他要素在各個區(qū)域中充分連接,如:基板、框架等區(qū)域中,有利于引出接線端子,通過可塑性絕緣介質(zhì)后灌封固定,使其形成一個整體,以立體結構方式呈現(xiàn),最終形成半導體封裝工藝。半導體工藝概念也屬于半導體芯片封裝的狹義定義。從廣義方面探究,是指封裝工程,要與基板連接固定,再配置相應的電子設備,構建成一個完整的系統(tǒng),并有較強的綜合性能。

2 半導體封裝工藝流程

半導體封裝工藝流程所包括的工作內(nèi)容較多,如圖 1 所示,各流程中的具體要求不同,但作業(yè)流程間存在密切關系,還需在實踐階段詳細分析,具體內(nèi)容如下。

a5b72cd4-d2ac-11ee-b759-92fbcf53809c.png

2.1 芯片切割

半導體封裝工藝中半導體封裝工藝芯片切割,主要是把硅片切成單個芯片,并第一時間處理硅片上的硅屑,避免對后續(xù)工作開展及質(zhì)量控制造成阻礙。

2.2 貼片工藝

貼片工藝主要考慮到硅片在磨片過程避免其電路受損,選擇外貼一層保護膜的方式對其有效處理,始終都強調(diào)著電路完整性。

2.3 焊接鍵合工藝

控制焊接鍵合工藝質(zhì)量,會應用到不同類型的金線,并把芯片上的引線孔與框架襯墊上的引腳充分連接,保證芯片能與外部電路相連,影響工藝整體性 [1] 。通常情況下,會應用搭配摻雜金線、合金金線。

例如:摻雜金線包括 GS、GW、TS 三種型號,均處于半硬態(tài)的狀態(tài)。其中,GS 摻雜金線適合應用在弧高大于 250 μm 的高弧鍵合范疇內(nèi);GW 摻雜金線適合應用在弧高 200~300 μm 的中高弧鍵合范疇內(nèi);TS 摻雜金線適合應用在弧高 100~200 μm 的中低弧鍵合范疇內(nèi)。而合金金線主要包括兩種型號,分別是 AG2、AG3,適合應用在弧高 70~100 μm 的低弧鍵合范疇內(nèi)。較特殊的是摻雜金線、合金金線直徑可選擇性較多,如:0.013 mm、0.014 mm、0.015 mm、…、0.045 mm、0.050 mm、0.060 mm、0.070 mm。在工藝質(zhì)量控制階段需依據(jù)作業(yè)要求及標準,合理選擇金線類型及直徑,也能滿足工藝質(zhì)量管控要求。

2.4 塑封工藝

塑封元件的主要線路是模塑,塑封工藝的質(zhì)量控制,是為了對各元件進行相應的保護,尤其是在外力因素影響下,部分元件損壞程度不同,需在工藝質(zhì)量控制階段就能對元件物理特性詳細分析。

當前,在塑封工藝處理階段會主要應用 3 種方式,分別是陶瓷封裝、塑料封裝、傳統(tǒng)封裝,考慮全球芯片生產(chǎn)要求,所有封裝類型的比例控制也是一項極其重要的工作,在整個操作的過程中對人員綜合能力提出較高要求,把已經(jīng)完工的芯片在環(huán)氧樹脂集合物的應用條件下,與引線框架包封在一起,先對引線鍵合的芯片、引線框架預熱處理,然后放在封裝模上(壓模機),啟動壓膜、關閉上下模,使樹脂處于半融化狀態(tài)被擠到模當中,待其充分填充及硬化后可開模取出成品。

在操作環(huán)節(jié)中需要注意的是突發(fā)性問題,如:封裝方式、尺寸差異等,建議在模具選擇與使用階段均能嚴謹控制,不能單一化地考慮模具專用設備的價格,還需保證整個工藝質(zhì)量與作業(yè)成效,其中就把控自動上料系統(tǒng)(如圖 2 所示),在實踐中做好質(zhì)量控制工作,才能實現(xiàn)預期作業(yè)目標。

a5c4b764-d2ac-11ee-b759-92fbcf53809c.png

2.5 后固化工藝

待塑封工藝處理工作完成后,還需對其進行后固化處理,重點考慮工藝周圍或管殼附近有多余材料,如:無關緊要的連接材料,還需在此環(huán)節(jié)中也需做好工藝質(zhì)量控制,尤其是把管殼周圍多余的材料必須去除,避免影響整體工藝質(zhì)量及外觀效果。

2.6 測試工藝

待上述工藝流程均順利地完成后,還需對該工藝的整體質(zhì)量做好測試工作,此環(huán)節(jié)中應用到先進的測試技術及配套設施,保證各項條件能滿足測試工作開展要求。同時,還能在測試過程中對各信息數(shù)據(jù)詳細記錄,核心要點是芯片是否正常工作,主要是根據(jù)芯片性能等級進行詳細分析。因測試設備采購價格較高,會在此方面產(chǎn)生較大的投資成本,為避免產(chǎn)生不利的影響,依然是把工作要點放在工序段工藝質(zhì)控方面,主要包含外觀檢測、電氣性能測試兩部分。

例如:電氣性能測試,主要是對集成電路進行測試,會選擇自動測試設備開展單芯片測試工作,還能在測試的過程中把各集成電路快速地插入到測試儀所對應的電氣連接小孔中,各小孔均有針,并有一定的彈性,與芯片的管腳充分接觸,順利地完成了電學測試工作。而外觀檢測,是工作人員借助顯微鏡對各完成封裝芯片詳細觀察,保證其外觀無瑕疵,也能確保半導體封裝工藝質(zhì)量。

2.7 打標工藝

打標工藝是把已經(jīng)完成測試的芯片傳輸?shù)桨氤善穫}庫中,完成最后的終加工,檢查工藝質(zhì)量,做好包裝及發(fā)貨工作。此工藝的流程包括三方面。

1)電鍍。待管腳成型后,要在其表面涂刷防腐材料,避免管腳出現(xiàn)氧化、腐蝕等現(xiàn)象。通常情況下,均會采用電鍍沉淀技術,是因為大部分的管腳在加工階段均會選擇錫材料,考慮此類材料自身的性質(zhì)與特點,也需做好防腐、防蝕工作。

2)打彎。簡單是說,是把上述環(huán)節(jié)中處理后的管腳進行成型操作,待鑄模成型后,能把集成電路的條帶置于管腳去邊成型工具中,主要是對管腳加工處理,控制管腳形狀,一般為 J 型或 L 型,并在其表面貼片封裝,也關系工藝整體質(zhì)量。

3)激光打印。主要就是在已經(jīng)成型的產(chǎn)品印制圖案,是在前期設計階段就做好了圖案設計工作,也相當于半導體封裝工藝的一種特殊標志(如圖 3 所示)。

a6816ddc-d2ac-11ee-b759-92fbcf53809c.png

3 半導體封裝工藝面臨的挑戰(zhàn)

半導體封裝的現(xiàn)有工藝手段正在逐步得到改進,半導體封裝中的自動化設備與技術手段能否得到推廣普及運用,直接決定了半導體封裝的預期效果實現(xiàn)程度。目前現(xiàn)有的半導體封裝處理工藝仍然存在滯后性的缺陷,企業(yè)技術人員對于半導體的自動封裝處理設備系統(tǒng)沒有進行充分地利用。因此,缺少自動控制技術支撐的半導體封裝處理流程將會產(chǎn)生較多的人力成本與時間成本消耗,而且不利于企業(yè)技術人員嚴格控制半導體封裝的質(zhì)量效果。

其中,在封裝工藝對低 k 產(chǎn)品可靠性的影響方面要詳細分析,通過該工藝在生產(chǎn)階段所產(chǎn)生的各項信息數(shù)據(jù)分析結果方面探究,金鋁焊線界面的完整性會受時間、溫度等因素影響,其可靠性會持續(xù)下降,其化倉物相態(tài)也發(fā)生改變,容易使工藝出現(xiàn)分層情況 [2] 。對此,還需在工藝質(zhì)量控制階段引起重視,結合具體的工作內(nèi)容,為在細節(jié)上做好工藝質(zhì)量控制工作,建議在此問題處理中,需組建專業(yè)化的工作隊伍,在每項工作實施階段就能嚴謹管理,分析引發(fā)常規(guī)問題的具體因素,提出具體針對性、可靠性的實施方案,能及時處理,關系到工藝綜合質(zhì)量。尤其是在初始焊線狀況發(fā)分析方面探究,要點內(nèi)容包括焊線墊及其下方的材料、結構,要求焊線墊表面必須保持清潔,所選擇及應用的焊線材料、焊接工具、焊線參數(shù)等均要最大化地滿足工藝要求。建議對 k 銅工藝技術與細間距焊線充分結合,能保證金鋁 IMC 對封裝可靠性的影響程度更顯著地突出。如果使用的是細間距焊線,一旦出現(xiàn)變形情況,其焊球尺寸會產(chǎn)生不同程度的影響,并對 IMC 面積造成制約。對此,均需在實踐階段做好質(zhì)量控制工作,要求各隊伍及工作人員均根據(jù)自身的工作內(nèi)容與職責詳細探究,遵循工藝作業(yè)要求及流程規(guī)范性,才能解決更多問題。

半導體封裝的全面實施過程具有專業(yè)化特征,企業(yè)操作技術人員必須要嚴格結合半導體封裝的操作實施步驟來進行零部件的封裝處理。但是某些企業(yè)的操作實施人員沒有運用規(guī)范化的技術方法來完成半導體的封裝處理過程,企業(yè)人員甚至忽視了核對半導體的結構部件規(guī)格與型號。半導體的某些零部件被錯誤進行了封裝處理,造成經(jīng)過封裝后的半導體無法發(fā)

揮基本的使用功能,影響到制造企業(yè)的經(jīng)濟效益提升。

從總體角度來講,半導體封裝的技術水平仍然需要實現(xiàn)有序地提高。半導體制造的企業(yè)技術人員應當正確使用自動化的封裝設備系統(tǒng),確保實現(xiàn)半導體的各個零部件正確組裝目標。企業(yè)產(chǎn)品的質(zhì)檢人員通過實施全面嚴格的審查工作,應當能夠準確查找存在錯誤封裝情況的半導體儀器設備,及時督促企業(yè)技術人員進行有效的整改。

此外,從焊線工藝質(zhì)量控制方面探究,受低 k 材料質(zhì)地因素影響焊線區(qū)金屬層與 ILD 層易出現(xiàn)剝離現(xiàn)象,尤其是在焊線階段焊線墊及其下方金屬 /ILD層杯狀變形,主要原因是焊線機對焊線墊施加壓力、超聲波能量的影響,逐漸減弱超聲波能量,并傳輸?shù)胶妇€區(qū),使金鋁兩種原子相互擴散受阻 [3] 。尤其是在初始階段,低 k 芯片焊線評估顯示焊線程序參數(shù)較敏感,如果焊線參數(shù)設置較小,會引發(fā)斷焊、弱焊等情況。而選擇超聲波能量增大方式進行彌補,損失超聲波能量的同時,還會引發(fā)杯狀變形情況,甚至變形情況會更嚴重。再加上 ILD 層與金屬層較弱的粘接力、低 k 材料脆性,均成為引發(fā)金屬層與 ILD 層剝離問題的主要原因之一,也是當前半導體封裝工藝質(zhì)量控制、工藝創(chuàng)新的主要原因之一。

4 半導體封裝工藝質(zhì)量控制要點

在目前的情況下,半導體封裝的工藝技術手段已經(jīng)獲得了明顯地優(yōu)化改進。但是從總體角度來講,半導體封裝的工藝流程與工藝方法沒有達到最為完善程度。半導體的設備組成部件具有精密性的特征,對于半導體實施封裝操作的基本工藝流程步驟較為復雜。具體而言,確保半導體的封裝工藝達到良好質(zhì)量要求應當包含以下的質(zhì)量控制要點。

1)準確核對半導體的結構部件型號。半導體的產(chǎn)品組成結構具有復雜性,企業(yè)技術人員為了達到正確封裝半導體系統(tǒng)設備的目標,那么關鍵前提就要體現(xiàn)在嚴格核對半導體的部件型號與規(guī)格。作為企業(yè)的零件采購人員必須要負責全面審查半導體型號,避免采購的半導體組成部件型號出現(xiàn)錯誤。企業(yè)技術人員在全面組裝與密封半導體的結構件過程中,應當確保再

次核查半導體的結構件是否存在型號規(guī)格的錯誤,從而達到準確匹配半導體各種型號結構件的目的。

2)全面引進自動化的封裝工藝設備系統(tǒng)。自動化的產(chǎn)品封裝生產(chǎn)線目前已經(jīng)在半導體企業(yè)中廣泛投入使用,半導體的制造生產(chǎn)企業(yè)在全面引進自動封裝生產(chǎn)線的前提下,編制完善的作業(yè)流程及管理方案,在生產(chǎn)階段就能做好質(zhì)量處理工作,對于企業(yè)人工勞動的成本進行了合理控制。半導體的生產(chǎn)制造企業(yè)人員目前對于自動化的封裝工藝生產(chǎn)線應當能夠予以

實時性的控制監(jiān)管,能對各工藝進展情況詳細掌握,進一步完善具體的信息數(shù)據(jù),均是重要的參考依據(jù),切實避免半導體的自動封裝操作過程存在錯誤。

3)確保半導體結構件的外包裝完整性。半導體的產(chǎn)品外包裝如果出現(xiàn)了損壞情況,那么半導體的正常使用功能就無法得到充分的發(fā)揮 [4] 。因此,企業(yè)技術人員對于半導體的外包裝完整程度應當進行全面檢測,避免半導體的外包裝出現(xiàn)破損或者嚴重腐蝕等情況,不僅要在工藝流程中做好質(zhì)量控制工作,還需借助先進技術對常規(guī)問題細致處理,能在根源上處理好基本問題。同時,企業(yè)技術人員通過實施專業(yè)化檢測的方法,應當能夠有效保證半導體的密封程度良好,延長了半導體的儀器設備使用期限,擴大其應用范疇,能對應用領域創(chuàng)新發(fā)展帶來巨大影響。

4)加大現(xiàn)代化技術的引進與應用力度。主要是從半導體封裝工藝質(zhì)量及技術水平提升方面探究,此項工藝實踐工作開展,所包括的作業(yè)流程較多,實施階段所面臨的影響因素也比較多,不僅會增大工藝質(zhì)量控制難度,還會因某個環(huán)節(jié)的工藝質(zhì)量處理不佳而影響后續(xù)作業(yè)成效及進度。對此,在半導體封裝工藝質(zhì)量控制階段,還需加大現(xiàn)代化技術的引進與應用力度,要求生產(chǎn)部門能對此引起重視,儲備大量資金費用,能在新技術手段應用過程中,就能做好工作內(nèi)容與職責劃分工作,保證每項工作環(huán)節(jié)中均具備專業(yè)化的技術人員,通過細節(jié)上的規(guī)范處理,避免常規(guī)問題持續(xù)發(fā)生,實施成效依然有良好的基礎保障,也能擴大新技術手段的應用及影響范疇,顯著提升半導體封裝工藝技術水平。

5 結語

半導體封裝工藝需從廣義、狹義角度分別探究,只有對其內(nèi)涵充分理解與掌握,才能對該工藝的作業(yè)流程全面掌握,并在具體的工作環(huán)節(jié)中處理常規(guī)問題,始終都控制著整體質(zhì)量。在此基礎上,也能加強芯片切割工藝、貼片工藝、焊接鍵合工藝、塑封工藝、后固化工藝、測試工藝、打標工藝的控制力度,面對新的挑戰(zhàn)能有具體的解決方案及措施,借助現(xiàn)代化技術手段,有效提升工藝質(zhì)量與技術水平,也能影響著相關領域的發(fā)展成效。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5423

    文章

    12038

    瀏覽量

    368277
  • 封裝
    +關注

    關注

    128

    文章

    8651

    瀏覽量

    145382
  • 半導體封裝
    +關注

    關注

    4

    文章

    292

    瀏覽量

    14449
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    提升功率半導體可靠性:推拉力測試機在封裝工藝優(yōu)化中的應用

    隨著功率半導體器件在新能源、電動汽車、工業(yè)控制等領域的廣泛應用,其可靠性問題日益受到關注。塑料封裝作為功率器件的主要封裝形式,因其非氣密性特性,在濕熱環(huán)境下容易出現(xiàn)分層失效,嚴重影響器件性能和壽命
    的頭像 發(fā)表于 06-05 10:15 ?224次閱讀
    提升功率<b class='flag-5'>半導體</b>可靠性:推拉力測試機在<b class='flag-5'>封裝工藝</b>優(yōu)化中的應用

    半導體封裝工藝流程的主要步驟

    半導體的典型封裝工藝流程包括芯片減薄、芯片切割、芯片貼裝、芯片互連、成型固化、去飛邊毛刺、切筋成型、上焊錫、打碼、外觀檢查、成品測試和包裝出庫,涵蓋了前段(FOL)、中段(EOL)、電鍍(plating)、后段(EOL)以及終測(final test)等多個關鍵環(huán)節(jié)。
    的頭像 發(fā)表于 05-08 15:15 ?1294次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>封裝工藝</b>流程的主要步驟

    芯片封裝工藝詳解

    封裝工藝正從傳統(tǒng)保護功能向系統(tǒng)級集成演進,其核心在于平衡電氣性能、散熱效率與制造成本?。 一、封裝工藝的基本概念 芯片封裝是將半導體芯片通過特定工藝
    的頭像 發(fā)表于 04-16 14:33 ?740次閱讀

    最全最詳盡的半導體制造技術資料,涵蓋晶圓工藝到后端封測

    資料介紹 此文檔是最詳盡最完整介紹半導體前端工藝和后端制程的書籍,作者是美國人Michael Quirk??赐晗嘈拍銓φ麄€芯片制造流程會非常清晰地了解。從硅片制造,到晶圓廠芯片工藝的四大基本類
    發(fā)表于 04-15 13:52

    半導體裝工藝大揭秘:精度與效率的雙重飛躍

    隨著半導體技術的飛速發(fā)展,芯片集成度不斷提高,功能日益復雜,這對半導體裝工藝和設備提出了更高的要求。半導體裝工藝作為
    的頭像 發(fā)表于 03-13 13:45 ?804次閱讀
    <b class='flag-5'>半導體</b>貼<b class='flag-5'>裝工藝</b>大揭秘:精度與效率的雙重飛躍

    倒裝芯片封裝半導體行業(yè)邁向智能化的關鍵一步!

    隨著半導體技術的飛速發(fā)展,集成電路的封裝工藝也在不斷創(chuàng)新與進步。其中,倒裝芯片(FlipChip,簡稱FC)封裝工藝作為一種先進的集成電路封裝技術,正逐漸成為
    的頭像 發(fā)表于 02-22 11:01 ?622次閱讀
    倒裝芯片<b class='flag-5'>封裝</b>:<b class='flag-5'>半導體</b>行業(yè)邁向智能化的關鍵一步!

    半導體封裝革新之路:互連工藝的升級與變革

    半導體產(chǎn)業(yè)中,封裝是連接芯片與外界電路的關鍵環(huán)節(jié),而互連工藝則是封裝中的核心技術之一。它負責將芯片的輸入輸出端口(I/O端口)與封裝基板或
    的頭像 發(fā)表于 02-10 11:35 ?721次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>封裝</b>革新之路:互連<b class='flag-5'>工藝</b>的升級與變革

    一文詳解2.5D封裝工藝

    2.5D封裝工藝是一種先進的半導體封裝技術,它通過中介層(Interposer)將多個功能芯片在垂直方向上連接起來,從而減小封裝尺寸面積,減少芯片縱向間互連的距離,并提高芯片的電氣性能
    的頭像 發(fā)表于 02-08 11:40 ?3260次閱讀
    一文詳解2.5D<b class='flag-5'>封裝工藝</b>

    半導體設備鋼結構防震基座安裝工藝

    半導體設備鋼結構防震基座的安裝工藝?主要包括以下幾個步驟:測量和定位?:首先需要測量和確定安裝位置,確保支架的具體尺寸和位置符合設計要求。材料準備?:根據(jù)測量結果準備所需的材料,包括支架、螺栓
    的頭像 發(fā)表于 02-05 16:48 ?605次閱讀
    <b class='flag-5'>半導體</b>設備鋼結構防震基座安<b class='flag-5'>裝工藝</b>

    倒裝封裝(Flip Chip)工藝半導體封裝的璀璨明星!

    半導體技術的快速發(fā)展中,封裝技術作為連接芯片與外部世界的橋梁,其重要性不言而喻。其中,倒裝封裝(Flip Chip)工藝以其獨特的優(yōu)勢和廣泛的應用前景,成為當前
    的頭像 發(fā)表于 01-03 12:56 ?3002次閱讀
    倒裝<b class='flag-5'>封裝</b>(Flip Chip)<b class='flag-5'>工藝</b>:<b class='flag-5'>半導體</b><b class='flag-5'>封裝</b>的璀璨明星!

    功率模塊封裝工藝

    功率模塊封裝工藝 典型的功率模塊封裝工藝在市場上主要分為三種形式,每種形式都有其獨特的特點和適用場景。以下是這三種封裝工藝的詳細概述及分點說明: 常見功率模塊分類 DBC類IPM封裝
    的頭像 發(fā)表于 12-06 10:12 ?1922次閱讀
    功率模塊<b class='flag-5'>封裝工藝</b>

    功率模塊封裝工藝有哪些

    本文介紹了有哪些功率模塊封裝工藝。 功率模塊封裝工藝 典型的功率模塊封裝工藝在市場上主要分為三種形式,每種形式都有其獨特的特點和適用場景。以下是這三種封裝工藝的詳細概述及分點說明: 一
    的頭像 發(fā)表于 12-02 10:38 ?1193次閱讀
    功率模塊<b class='flag-5'>封裝工藝</b>有哪些

    芯片封裝工藝詳細講解

    芯片封裝工藝詳細講解
    發(fā)表于 11-29 14:02 ?2次下載

    深入剖析:封裝工藝對硅片翹曲的復雜影響

    半導體制造過程中,硅片的封裝是至關重要的一環(huán)。封裝不僅保護著脆弱的芯片免受外界環(huán)境的損害,還提供了芯片與外部電路的連接通道。然而,封裝過程中硅片的翹曲問題一直是業(yè)界關注的重點。硅片的
    的頭像 發(fā)表于 11-26 14:39 ?1878次閱讀
    深入剖析:<b class='flag-5'>封裝工藝</b>對硅片翹曲的復雜影響

    半導體封裝技術的發(fā)展階段和相關設備

    本文介紹了半導體工藝及設備中的封裝工藝和設備。
    的頭像 發(fā)表于 11-05 17:26 ?1309次閱讀
    <b class='flag-5'>半導體</b><b class='flag-5'>封裝</b>技術的發(fā)展階段和相關設備

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品