0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

先進(jìn)封裝中RDL工藝介紹

深圳市賽姆烯金科技有限公司 ? 來源:深圳市賽姆烯金科技有限 ? 2025-01-03 10:27 ? 次閱讀

Hello,大家好,今天我們來聊聊,先進(jìn)封裝中RDL工藝。

RDL:Re-Distribution Layer,稱之為重布線層。是先進(jìn)封裝的關(guān)鍵互連工藝之一,目的是將多個芯片集成到單個封裝中。先在介電層頂部創(chuàng)建圖案化金屬層,然后將IC的輸入/輸出(I/O)重新分配到新位置。新位置通常位于芯片邊緣,可以使用標(biāo)準(zhǔn)表面貼裝技術(shù)(SMT)將 IC連接到印刷電路板(PCB)。 RDL工藝使得設(shè)計人員能夠以緊湊且高效的方式放置芯片,從而減少器件的整體占地面積。

資料來源:Lam Research

晶圓級金屬重布線制程在IC上涂布一層絕緣保護(hù)層,再以曝光顯影的方式定義新的導(dǎo)線圖案,然后利用電鍍技術(shù)制作新的金屬線路,以連接原來的芯片引腳和新的凸點,達(dá)到芯片引腳重新分布的目的。重布線層的金屬線路以電鍍銅材料為主,根據(jù)需要也可以在銅線路上鍍鎳金或者鎳鈀金材料,相關(guān)核心材料包括光刻膠、電鍍液、靶材、刻蝕液等。

資料來源:LB Semicon

先進(jìn)封裝的四要素包括RDL(再分布層技術(shù))、TSV(硅通孔)、 Bump(凸塊)、 Wafer(晶圓)。

資料來源:SiP與先進(jìn)封裝技術(shù)

重布線層(RDL)在延伸和互連XY平面方面發(fā)揮關(guān)鍵作用。在扇入晶圓級封裝(FIWLP)和扇出晶圓級封裝(FOWLP)等先進(jìn)封裝中,RDL 為核心關(guān)鍵工藝。 使得封裝廠能夠在扇出封裝技術(shù)方面與晶圓代工廠展開競爭。通過RDL,IO Pad可以制成FIWLP 或FOWLP 中不同類型的晶圓級封裝。在FIWLP中,凸塊全部生長在芯片上,芯片和焊盤之間的連接主要依靠RDL的金屬線。封裝后,IC的尺寸幾乎與芯片面積相同。在FOWLP中,凸塊可以生長在芯片外,封裝后的IC比芯片面積大(1.2倍)。

以2.5D先進(jìn)封裝的代表臺積電的InFO為例,InFO在載體上使用一個或多個裸芯粒,然后將其嵌入到模塑料的重構(gòu)晶圓中。并在晶圓上制造 RDL 互連和介電層, 這是“芯片優(yōu)先”的工藝流程。單芯片 InFO 提供高凸點數(shù)量,RDL 線從芯片區(qū)域向外延伸,形成“扇出”拓?fù)洹?/p>


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    456

    文章

    50908

    瀏覽量

    424437
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    595

    瀏覽量

    28827
  • 先進(jìn)封裝
    +關(guān)注

    關(guān)注

    2

    文章

    413

    瀏覽量

    254

原文標(biāo)題:什么是先進(jìn)封裝中的RDL工藝

文章出處:【微信號:深圳市賽姆烯金科技有限公司,微信公眾號:深圳市賽姆烯金科技有限公司】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    硅通孔封裝工藝流程與技術(shù)

    硅通孔(TSV) 是當(dāng)前技術(shù)先進(jìn)性最高的封裝互連技術(shù)之一?;?TSV 封裝的核心工藝包括 TSV 制造、RDL/微凸點加工、襯底減薄、圓片
    發(fā)表于 05-08 10:35 ?3815次閱讀
    硅通孔<b class='flag-5'>封裝工藝</b>流程與技術(shù)

    先進(jìn)封裝關(guān)鍵技術(shù)之TSV框架研究

    先進(jìn)封裝處于晶圓制造與封測的交叉區(qū)域 先進(jìn)封裝處于晶圓制造與封測制程的交叉區(qū)域,涉及IDM、晶圓代工、封測廠商。
    發(fā)表于 08-07 10:59 ?2053次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>關(guān)鍵技術(shù)之TSV框架研究

    簡單介紹硅通孔(TSV)封裝工藝

    在上篇文章中介紹了扇入型晶圓級芯片封裝(Fan-In WLCSP)、扇出型晶圓級芯片封裝(Fan-Out WLCSP)、重新分配層(RDL)封裝
    的頭像 發(fā)表于 11-08 10:05 ?5428次閱讀
    簡單<b class='flag-5'>介紹</b>硅通孔(TSV)<b class='flag-5'>封裝工藝</b>

    晶圓級封裝的窄間距RDL技術(shù)

    上篇文章提到用于 IC 封裝的再分布層(RDL)技術(shù)Redistribution layer, RDL 的基本概念是將 I/O 焊盤的位置分配到芯片的其他位置,即用RDL轉(zhuǎn)接到錫球焊接
    的頭像 發(fā)表于 12-06 18:19 ?1.5w次閱讀
    晶圓級<b class='flag-5'>封裝</b><b class='flag-5'>中</b>的窄間距<b class='flag-5'>RDL</b>技術(shù)

    支持高功率應(yīng)用的RDL技術(shù)解析

    如之前的介紹用于 IC 封裝的再分布層(RDL)技術(shù)及晶圓級封裝的窄間距RDL技術(shù)及應(yīng)用]技術(shù)
    的頭像 發(fā)表于 12-06 18:26 ?4066次閱讀
    支持高功率應(yīng)用的<b class='flag-5'>RDL</b>技術(shù)解析

    先進(jìn)封裝RDL-first工藝研究進(jìn)展

    隨著摩爾定律逐步達(dá)到極限,大量行業(yè)巨頭暫停了 7 nm 以下工藝的研發(fā),轉(zhuǎn)而將目光投向先進(jìn)封裝領(lǐng)域。其中再布線先行( RDL-first ) 工藝
    的頭像 發(fā)表于 12-07 11:33 ?2230次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>RDL</b>-first<b class='flag-5'>工藝</b>研究進(jìn)展

    集微連線:板級封裝潛力無窮 RDL工藝勇挑大梁

    、AIoT和HPC應(yīng)用不斷崛起,給了這項技術(shù)更大的發(fā)展空間。而作為實現(xiàn)扇出型板級封裝的核心技術(shù),RDL(Redistribution Layer,重布線層)更是為實現(xiàn)芯片的異構(gòu)集成奠定了堅實的基礎(chǔ)。 為了更好理清RDL在面板級
    發(fā)表于 11-02 14:10 ?2670次閱讀
    集微連線:板級<b class='flag-5'>封裝</b>潛力無窮 <b class='flag-5'>RDL</b><b class='flag-5'>工藝</b>勇挑大梁

    半導(dǎo)體先進(jìn)封裝市場簡析(2022)

    采用了先進(jìn)的設(shè)計思路和先進(jìn)的集成工藝、縮短引線互連長度,對芯片進(jìn)行系統(tǒng)級封裝的重構(gòu),并且能有效提高系統(tǒng)功能密度的封裝。現(xiàn)階段的
    的頭像 發(fā)表于 01-13 10:58 ?1585次閱讀

    什么是先進(jìn)封裝先進(jìn)封裝技術(shù)包括哪些技術(shù)

    半導(dǎo)體產(chǎn)品在由二維向三維發(fā)展,從技術(shù)發(fā)展方向半導(dǎo)體產(chǎn)品出現(xiàn)了系統(tǒng)級封裝(SiP)等新的封裝方式,從技術(shù)實現(xiàn)方法出現(xiàn)了倒裝(FlipChip),凸塊(Bumping),晶圓級封裝(Waferlevelpackage),2.5D
    發(fā)表于 10-31 09:16 ?2371次閱讀
    什么是<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>?<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>技術(shù)包括哪些技術(shù)

    Manz亞智科技 RDL先進(jìn)制程加速全球板級封裝部署和生產(chǎn)

    在AI、HPC的催化下,先進(jìn)封裝擁有更小I/O間距和更高密度的RDL線間距。全球大廠無不更新迭代更先進(jìn)的制造設(shè)備以實現(xiàn)更密集的I/O接口和更精密的電氣連接,設(shè)計更高集成、更高性能和更低
    的頭像 發(fā)表于 03-19 14:09 ?348次閱讀
    Manz亞智科技 <b class='flag-5'>RDL</b><b class='flag-5'>先進(jìn)</b>制程加速全球板級<b class='flag-5'>封裝</b>部署和生產(chǎn)

    淺析扇出封裝和SiP的RDL改進(jìn)與工藝流程

    如今,再分布層(RDL)在高級封裝方案得到了廣泛應(yīng)用,包括扇出封裝、扇出芯片對基板方法、扇出封裝封裝
    的頭像 發(fā)表于 04-08 11:36 ?3760次閱讀
    淺析扇出<b class='flag-5'>封裝</b>和SiP的<b class='flag-5'>RDL</b>改進(jìn)與<b class='flag-5'>工藝</b>流程

    芯片先進(jìn)封裝里的RDL

    文章來源:學(xué)習(xí)那些事 原文作者:新手求學(xué) RDL是一層布線金屬互連層,可將I/O重新分配到芯片的不同位置。 Redistribution layer(RDL)是將半導(dǎo)體封裝的一部分電連接到另一
    的頭像 發(fā)表于 09-20 16:29 ?894次閱讀
    芯片<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>里的<b class='flag-5'>RDL</b>

    先進(jìn)封裝互連工藝凸塊、RDL、TSV、混合鍵合的新進(jìn)展

    談一談先進(jìn)封裝的互連工藝,包括凸塊、RDL、TSV、混合鍵合,有哪些新進(jìn)展?可以說,互連工藝
    的頭像 發(fā)表于 11-21 10:14 ?938次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>中</b>互連<b class='flag-5'>工藝</b>凸塊、<b class='flag-5'>RDL</b>、TSV、混合鍵合的新進(jìn)展

    Manz亞智科技RDL制程打造CoPoS板級封裝路線, 滿足FOPLP/TGV應(yīng)用于下一代AI需求

    CoWoS(Chip-on-Wafer-on-Substrate)邁向CoPoS (Chip-on-Panel-on-Substrate) 技術(shù),生態(tài)系統(tǒng)加速構(gòu)建。 板級封裝RDL增層工藝
    發(fā)表于 12-04 14:33 ?131次閱讀
    Manz亞智科技<b class='flag-5'>RDL</b>制程打造CoPoS板級<b class='flag-5'>封裝</b>路線, 滿足FOPLP/TGV應(yīng)用于下一代AI需求

    Manz亞智科技RDL制程打造CoPoS板級封裝路線,滿足FOPLP/TGV應(yīng)用于下一代AI需求

    ?CoWoS( Chip-on-Wafer-on-Substrate)邁向CoPoS (Chip-on-Panel-on-Substrate) 技術(shù),生態(tài)系統(tǒng)加速構(gòu)建。 ?板級封裝,RDL增層
    的頭像 發(fā)表于 12-05 15:08 ?189次閱讀
    Manz亞智科技<b class='flag-5'>RDL</b>制程打造CoPoS板級<b class='flag-5'>封裝</b>路線,滿足FOPLP/TGV應(yīng)用于下一代AI需求