封裝行業(yè)的新難題

無線連接和更多傳感器的快速增加，再加上從單片 SoC 向異構集成的轉變，正在增加系統(tǒng)中模擬/RF 內容的數(shù)量并改變封裝內的動態(tài)。

自 21 世紀初以來，在最先進節(jié)點上使用的大多數(shù)芯片都是片上系統(tǒng) (SoC)。所有功能都必須裝入單個平面 SoC，而這受限于標線的尺寸。要添加更多功能，就需要縮小芯片上的所有組件。但由于模擬/射頻無法從縮放中獲益，因此模擬/射頻 IP 通常被重新設計為主要為數(shù)字，部分為模擬（大 D，小 A）。現(xiàn)在，隨著縮放成本的飆升，以及每個新節(jié)點縮放的功率、性能和面積/成本優(yōu)勢的減弱，芯片行業(yè)越來越專注于設計前沿的先進封裝和小芯片。

這反過來又為在最佳工藝節(jié)點上開發(fā)特定功能的純模擬/射頻功能打開了大門。一般來說，它還允許更多的功能。但對于芯片制造商來說，將所有這些功能添加到固定的封裝尺寸中會帶來一些熟悉的挑戰(zhàn)。目前最大的挑戰(zhàn)是確保模擬/射頻電路（通常比數(shù)字電路對各種類型的噪聲、電磁干擾和熱量更敏感）在異構設備內的預期使用壽命內正常運行，即使這些設備的行為隨著時間的推移而發(fā)生變化。

Synopsys技術產品管理高級總監(jiān)Jian Yang表示：“模擬或射頻功能被視為非常敏感的電路。當射頻接收器與數(shù)字功能集成在同一芯片上時，數(shù)字噪聲可能會淹沒射頻信號，因此需要采用強大的隔離技術。射頻涵蓋了無線的一切，從在各種頻段運行的智能手機無線電到衛(wèi)星通信和物聯(lián)網設備。另一方面，模擬功能充當數(shù)字世界和物理世界之間的接口，促進設備中的高速數(shù)據傳輸和信號處理?！?/p>

設備中使用的射頻和模擬內容的數(shù)量正在增長，使用模擬作為收集數(shù)據的前端接口，同時利用數(shù)字處理的速度來組織數(shù)據并識別模式?！皩炔可漕l/模擬功能的需求達到了歷史最高水平，預計還會增加，”Amkor 測試技術高級總監(jiān) Vineet Pancholi 表示。

封裝行業(yè)的變化

然而，將這兩個領域結合起來從來都不是一件容易的事。在先進封裝中集成 RF（射頻）和模擬功能需要對封裝技術進行多項創(chuàng)新和變革，以應對這些功能帶來的獨特挑戰(zhàn)。

Pancholi 表示：“IC 封裝行業(yè)的進步通過分區(qū)屏蔽提高了數(shù)字、模擬和射頻域之間的隔離度，這是推動市場增長的部分原因?！?/p>

扇出型晶圓級封裝已被證明特別適用于集成射頻和模擬，因為它在有限的射頻芯片面積內提供足夠數(shù)量的 I/O，并且寄生效應（尤其是電阻和電容）較低。通過消除對中介層的需求并使用直接銅互連，FOWLP可減少信號損耗并增強信號完整性。此外，F(xiàn)OWLP 支持更高程度的小型化和更好的電氣性能。

“有兩種趨勢 - 使用 FOWLP 將 RF/模擬模塊完全集成到單個 SoC 中，以及使用 SiP 模塊或小芯片將多個芯片集成到單個封裝中，” Amkor Korea系統(tǒng)解決方案部副總裁、研究員兼經理 Brian Hwang 解釋道。

系統(tǒng)級封裝(SiP) 利用硅通孔(TSV)，這是支持 RF 和模擬功能集成的另一項進步，允許垂直堆疊多個芯片。這縮短了互連長度，并最大限度地降低了信號延遲和功耗。這種垂直集成對于信號時序和完整性至關重要的 RF 應用尤其有益。TSV 提供低電感和低電阻路徑，這對于高頻信號傳輸至關重要。

微凸塊還在先進封裝中發(fā)揮著至關重要的作用，因為它可以在有限的芯片面積內提供必要的接口數(shù)量和容量。這項技術對于創(chuàng)建將射頻/模擬芯片與高端數(shù)字和內存組件相結合的芯片尤為重要。通過實現(xiàn)更細間距的互連，微凸塊有助于保持信號完整性并減少與較大凸塊相關的寄生效應。

先進的基板材料已經得到開發(fā)，以支持射頻和模擬功能的集成。低損耗基板材料（例如玻璃或高級陶瓷）有助于減少信號衰減并提高高頻射頻信號的性能。結合不同材料的復合基板利用其各自的優(yōu)勢（導熱性、機械穩(wěn)定性和低介電損耗）來增強封裝的整體性能。

異構集成方法（例如 SiP 和小芯片）在集成具有不同功能的多個芯片時提供了靈活性和效率。SiP 技術允許使用先進的互連和封裝技術將射頻、模擬、數(shù)字和內存功能集成到單個封裝中。小芯片可以集成預制功能塊，從而促進射頻和模擬功能與先進的數(shù)字邏輯和內存技術的結合。

Amkor 公司的 Hwang 表示：“需求將會增加，因為 RF/模擬功能將使用低端工藝節(jié)點或已經驗證過的 IP 進行設計和制造，而數(shù)字 IP 和內存將使用高端工藝和先進技術進行設計和制造。因此，在一個系統(tǒng)中，RF/模擬 IP 的需求與數(shù)字/內存 IP 的需求之間將存在差距。”

測試挑戰(zhàn)

測試進步對于管理復雜性和確保集成 RF 和模擬功能的先進半導體封裝的質量至關重要。先進的特性分析和高頻測試技術（如網絡分析儀和時域反射儀）可以準確表征 RF 組件性能。此外， RF 和模擬功能的內置自檢(BiST) 電路可實現(xiàn)實時監(jiān)控和診斷。

“測試 RF-SOI（射頻絕緣硅）和 3D-IC 等先進封裝中的射頻和模擬元件需要結合使用專用設備、先進的模擬工具以及對半導體物理學和每種封裝技術的具體特性的復雜知識，”聯(lián)華電子測試和封裝支持總監(jiān) Jeff Cheng 說道?！半S著這些封裝的復雜性增加，確保設備性能和可靠性所需的測試復雜性也隨之增加?！?br />

例如，使用微凸塊技術進行射頻探針測試面臨多項挑戰(zhàn)，這主要是由于微凸塊尺寸小且間距細密。微凸塊尺寸極小，難以進行精確探測，因為必須精確對準探針才能實現(xiàn)可靠接觸，而不會損壞精密結構。此外，在測試期間保持信號完整性也具有挑戰(zhàn)性，因為高頻信號很容易因探針接觸中哪怕是微小的缺陷而失真。探針施加的機械應力也可能導致微凸塊變形或斷裂，從而使測試過程進一步復雜化。為了解決這些問題，需要采用先進的探針設計和材料以及細致的校準和對準程序，以確保對配備微凸塊的設備進行準確可靠的射頻測試。

Synopsys 的 Yang 表示：“對于模擬、混合信號類型的電路，BIST 是設計的一部分。對于 RF 類型的集成，可訪問性仍然是一個挑戰(zhàn)。您將探頭放在哪里？如何設計探頭板以確保干凈的信號刺激和最小的探測和測試裝置損耗？”

在處理先進封裝上的最小間距配置時，測試過程也面臨重大挑戰(zhàn)?；ミB之間的間距減小會增加短路和串擾的風險，因為即使是輕微的錯位也會導致相鄰線路相互干擾。確保精確對準至關重要，但隨著間距減小，這變得越來越困難，需要更先進、更精確的設備。此外，間距減小使得保持信號完整性變得更加困難，因為互連的緊密接近會導致信號衰減和電磁干擾增加。這些挑戰(zhàn)需要開發(fā)專門的工具和技術，以準確處理、檢查和測試最小間距配置，而不會影響半導體器件的性能或可靠性。

Amkor 公司的 Pancholi 表示：“整體數(shù)據帶寬在不斷增加，無線傳輸?shù)?RF 帶寬也在不斷增加。為了支持這種增長，每條通道的數(shù)據速率也在增加。借助多輸入/多輸出 (MIMO) 和載波聚合方法，更高的數(shù)據速率成為可能。蜂窩、Wi-Fi、藍牙、衛(wèi)星通信和汽車應用的多通道 RF 收發(fā)器需要定制的 RF 信號路徑設計，這些設計針對封裝設計中的載波頻率和帶寬要求進行了性能優(yōu)化。準確而高效的 RF 生產測試需要互補的測試技術，如自動測試設備、晶圓探針和封裝處理器，最重要的是，需要精心設計的測試硬件/探針卡和負載板和插座設計?！?/p>

所有這些都需要符合芯片的成本預算?！皽y試射頻/模擬封裝的關鍵挑戰(zhàn)在于生產應用開發(fā)，以最低成本優(yōu)化生產吞吐量，”Pancholi 說?！皺嗪獍ㄉ漕l信號路徑、數(shù)字信號路徑、電源和時鐘路由、最大并行性、封裝處理等。每個射頻頻段FR1（低于 8GHz）、FR2、FR3（毫米波）、~60GHz、~80GHz 等的考慮因素都是獨一無二的?！?/p>

3D-IC 將帶來其他測試困難。這些結構的復雜性可能導致信號完整性問題，包括信號丟失、延遲和層間串擾。高頻測試和高級建模對于預測和緩解這些問題是必不可少的。

“鑒于 3D-IC 的分層特性，必須在各個集成級別進行電氣測試，”UMC 的 Cheng 說道?！斑@包括在粘合之前測試各個層，以及測試整個組件是否存在空隙、分層和其他可能影響連接性和設備可靠性的缺陷。這種多級測試使測試過程變得復雜，需要復雜的測試策略和設備?！?/p>

封裝內的隔離技術

屏蔽和隔離技術對于防止干擾和確保集成射頻和模擬系統(tǒng)中的信號完整性至關重要。

先進的封裝現(xiàn)在在敏感的射頻信號跡線周圍加入了接地屏蔽，以防止數(shù)字元件的電磁干擾 (EMI)。這涉及用接地的導電材料包圍敏感的射頻信號跡線，形成一個屏蔽層，阻擋來自數(shù)字元件的外部噪聲。接地屏蔽層充當屏障，吸收和轉移遠離射頻跡線的雜散電磁信號。

接地屏蔽是一種精準且有針對性的方法，有助于減輕附近數(shù)字噪聲對單個射頻走線的影響，而隔間屏蔽則在半導體封裝內創(chuàng)建物理屏障，以隔離整個功能塊或區(qū)域。這些屏障通常由金屬壁或溝槽制成，將射頻、模擬和數(shù)字域分隔開來，防止它們之間發(fā)生串擾和干擾。

Pancholi 表示：“主要的信號路徑隔離技術是將信號走線四周用地線包圍起來。封裝內的隔間屏蔽、插座設計和測試裝置都采用相同的原理來將信號與干擾信號或雜散信號隔離開來?！?/p>

先進的仿真工具對于半導體封裝內隔離技術的設計和優(yōu)化必不可少。這些工具使工程師能夠對封裝內的電磁相互作用進行建模，從而讓他們能夠在制造之前預測和緩解潛在的干擾問題。通過模擬各種設計場景，工程師可以優(yōu)化布局和屏蔽策略，以增強隔離性能。先進的仿真有助于微調接地屏蔽、隔間屏障和其他隔離技術的放置，確保集成的射頻和模擬功能在實際條件下可靠地運行。

“協(xié)同設計和仿真能力對于檢查隔離和屏蔽性能至關重要，”Hwang 說道?！安捎脺喜鄹綦x、導線屏蔽和使用金屬芯片等技術來增強封裝內的隔離。這些措施有助于減輕數(shù)字噪聲對敏感射頻信號的影響，確?？煽康男阅?。

還采用其他方法（例如溝槽和導線屏蔽）在半導體封裝內提供額外的隔離。溝槽隔離涉及創(chuàng)建填充有絕緣材料的深溝槽以分隔不同的功能區(qū)域。此方法通過物理隔離敏感元件，特別有效地防止串擾并確保信號完整性。另一方面，導線屏蔽使用導電導線在敏感 RF 元件周圍創(chuàng)建 EMI 屏蔽。這些導線充當屏障，將電磁干擾從關鍵信號路徑轉移開。

熱管理

熱管理是混合信號 IC 封裝中的一個重大挑戰(zhàn)，特別是對于功率放大器和數(shù)字核心等高功率射頻組件而言。

“一個典型的例子是射頻功率放大器，其工作效率在 10% 到 45% 之間，這意味著超過一半的功率都以熱量的形式耗散了，”楊說?！叭绻荒苡行У厝コ裏崃?，設備的結溫可能會超過安全限值，從而導致故障?！?/p>

嵌入式冷卻解決方案（例如微流體通道）可以主動管理高功率組件產生的熱量。封裝內的專用散熱器和散熱器也有助于有效散熱，確保組件在安全的溫度范圍內運行。但熱問題在 3D-IC 中仍然存在問題，因為熱量可能被困在不同的金屬層之間。對于異構設計尤其如此，在異構設計中，正確放置不同的邏輯和內存芯片需要深入了解芯片的使用方式，包括使用真實工作負載模擬對不同的邏輯和內存元素進行分區(qū)和優(yōu)先級排序。

“3D-IC 堆疊了多層有源電子元件，這會導致嚴重的熱累積，”Cheng 說道?！皽y試必須包括熱分析，以確保熱量不會降低性能或導致可靠性問題。熱管理策略可能涉及被動和主動冷卻技術。”

其他人也提出了類似的擔憂。“熱管理策略應該在封裝層面進行模擬，”Hwang 補充道?！敖饘?TIM（熱界面材料）等材料可以支持更好的熱性能?！?/p>

除了先進的 TIM 和散熱器外，氮化鎵(GaN) 等創(chuàng)新材料也被用于提高性能和熱管理。“GaN 的熱導率明顯高于硅，使其成為高功率 RF 應用的首選材料，”Yang 補充道，“GaN 可以處理更高的功率水平并提供更好的熱性能，這對于 5G 基站和雷達系統(tǒng)等應用至關重要?！?/p>

散熱器和散熱器等被動冷卻解決方案對于管理高功率射頻組件的熱負荷也至關重要。這些組件必須設計為最大限度地散熱，保持半導體器件的整體可靠性和性能。主動冷卻技術（包括使用微流體通道）通過主動將熱量從熱點中帶走來提供額外的熱管理。

總體而言，解決先進封裝中的熱挑戰(zhàn)需要結合材料創(chuàng)新、精確的熱模擬以及被動和主動冷卻策略的實施。這些措施對于在日益復雜和功率密集的半導體環(huán)境中保持射頻和模擬元件的性能和壽命至關重要。

結論

在先進的半導體封裝中集成 RF 和模擬功能對于提高智能手機、物聯(lián)網設備、雷達系統(tǒng)和 5G 基站等應用的性能至關重要。這種集成推動了對 FOWLP 和 TSV 等創(chuàng)新封裝技術的需求，這些技術通過減少信號損耗和提高小型化程度來提高性能。向異構集成（包括 SiP 和小芯片）的轉變提供了靈活性和效率，允許將 RF、模擬、數(shù)字和內存功能組合到一個封裝中。然而，測試這些復雜的封裝帶來了巨大的挑戰(zhàn)，需要復雜的工具和方法來確保準確、高效的 RF 生產測試。

解決射頻和模擬功能的集成需要克服隔離、測試和熱管理方面的重大挑戰(zhàn)，而封裝技術和材料的不斷進步對于滿足對高性能、可靠半導體器件日益增長的需求至關重要。