創(chuàng)新型全芯片LVS檢查工具：加速驗(yàn)證流程，提升設(shè)計(jì)效率

隨著片上系統(tǒng)（SoC）設(shè)計(jì)領(lǐng)域的不斷發(fā)展，設(shè)計(jì)的復(fù)雜性與芯片技術(shù)的持續(xù)進(jìn)步緊密交織，共同推動(dòng)著電子設(shè)備未來(lái)的發(fā)展。

為滿足自動(dòng)駕駛和5G網(wǎng)絡(luò)等先進(jìn)應(yīng)用對(duì)芯片的高要求，半導(dǎo)體晶圓廠紛紛采用復(fù)雜的層疊技術(shù)和多重光刻等技術(shù)，在越來(lái)越多的掩膜上實(shí)現(xiàn)更多晶體管的布局。這些大型SoC設(shè)計(jì)的開(kāi)發(fā)過(guò)程在多個(gè)階段都面臨著挑戰(zhàn)，尤其是在版圖物理驗(yàn)證這一關(guān)鍵階段，由于先進(jìn)工藝節(jié)點(diǎn)（7納米、5納米、3納米等）以及掩模數(shù)量的增加使得這一挑戰(zhàn)尤為突出。這一驗(yàn)證步驟是芯片設(shè)計(jì)至關(guān)重要的里程碑，是芯片流片路上最重要的環(huán)節(jié)之一。

版圖與原理圖一致性檢查（Layout-versus-Schematic，LVS）是SoC（系統(tǒng)級(jí)芯片）開(kāi)發(fā)流程中的關(guān)鍵環(huán)節(jié)，其核心是確保芯片上的邏輯表示與物理實(shí)現(xiàn)相吻合。但隨著SoC設(shè)計(jì)日趨復(fù)雜和芯片技術(shù)的不斷進(jìn)步，曾經(jīng)被認(rèn)為簡(jiǎn)單的LVS如今面臨著重大挑戰(zhàn)。

在審視LVS在芯片開(kāi)發(fā)中作用的變化時(shí)，我們將打破一個(gè)常規(guī)的誤解：即認(rèn)為L(zhǎng)VS僅是芯片開(kāi)發(fā)過(guò)程中的一項(xiàng)固定步驟。相反，我們將探討新興LVS工具如何沖破傳統(tǒng)流程的限制，帶來(lái)創(chuàng)新的方法論。

應(yīng)對(duì)物理驗(yàn)證挑戰(zhàn)

現(xiàn)代SoC的開(kāi)發(fā)涉及到多個(gè)方面，設(shè)計(jì)團(tuán)隊(duì)需利用各種工具和方法來(lái)應(yīng)對(duì)愈加復(fù)雜的設(shè)計(jì)、更短的設(shè)計(jì)周期和更多的驗(yàn)證要求。借助LVS按時(shí)完成物理驗(yàn)證可以有效防止計(jì)劃延誤，避免上市時(shí)間延長(zhǎng)，從而保障芯片的市場(chǎng)競(jìng)爭(zhēng)力。

為了將物理驗(yàn)證提前至設(shè)計(jì)流程的早期階段，有必要在SoC布線前的多個(gè)不同階段進(jìn)行驗(yàn)證。一旦SoC的主體部分組裝完畢，LVS檢查就可以與全芯片裝配工作并行啟動(dòng)。現(xiàn)代LVS工具需能夠最初在宏觀/IP/模塊層面上運(yùn)行，并迅速評(píng)估整個(gè)芯片設(shè)計(jì)的狀態(tài)，提供有價(jià)值且可操作的反饋，使開(kāi)發(fā)者能夠及時(shí)解決問(wèn)題。

▲加速SoC物理驗(yàn)證簽核

在大規(guī)模電路設(shè)計(jì)的背景下，LVS流程耗時(shí)數(shù)十小時(shí)甚至數(shù)日都是常有的情況。根據(jù)設(shè)計(jì)的清晰度，通常涉及到多次迭代，包括調(diào)試錯(cuò)誤、糾正設(shè)計(jì)以及重復(fù)進(jìn)行LVS的過(guò)程。鑒于現(xiàn)代電路設(shè)計(jì)的復(fù)雜性，即使對(duì)于經(jīng)驗(yàn)豐富的開(kāi)發(fā)者來(lái)說(shuō)，管理這一反復(fù)的過(guò)程也證明是充滿挑戰(zhàn)且耗時(shí)的。

在芯片項(xiàng)目的最后階段，執(zhí)行LVS、調(diào)試以及迭代的復(fù)雜性往往是導(dǎo)致進(jìn)度延誤的主要原因。當(dāng)LVS首次在整合了所有設(shè)計(jì)組件的布局上運(yùn)行時(shí)，這一挑戰(zhàn)會(huì)變得更加嚴(yán)峻，因?yàn)檫@一階段可能會(huì)揭露之前合并過(guò)程中未曾顯現(xiàn)的眾多新問(wèn)題。這些問(wèn)題可能包括IP的挑戰(zhàn)、接口引腳對(duì)齊錯(cuò)誤、頂層短路、集成錯(cuò)誤等等。

創(chuàng)新型全芯片LVS檢查工具：加速驗(yàn)證流程，提升設(shè)計(jì)效率

面對(duì)這些挑戰(zhàn)，新思科技推出了搭載Explorer LVS技術(shù)的創(chuàng)新型新思科技IC Validator。這款現(xiàn)代LVS工具可以在早期完整芯片LVS運(yùn)行中快速識(shí)別問(wèn)題的根本原因，為更高效、更可靠的驗(yàn)證流程鋪平道路，從而支持?jǐn)?shù)十億個(gè)晶體管的超大型芯片設(shè)計(jì)。

LVS可以在設(shè)計(jì)和驗(yàn)證周期的任何階段使用，但效益最大化的時(shí)機(jī)是在完成全芯片集成后立即運(yùn)行它，這時(shí)通常可以檢查出最意想不到的問(wèn)題。在第一階段，工具啟動(dòng)基于文本的短路檢測(cè)并剔除等效單元。第二階段進(jìn)行連通性不匹配和開(kāi)/短路檢測(cè)。此外，它還會(huì)標(biāo)定等效單元以便提取，并進(jìn)行黑盒測(cè)試對(duì)比。在最后階段，將進(jìn)行全面的LVS檢查，提取所有層次和數(shù)據(jù)，執(zhí)行全方位對(duì)比分析。

開(kāi)發(fā)者可以利用摘要報(bào)告來(lái)評(píng)估全芯片設(shè)計(jì)的整體質(zhì)量，確保設(shè)計(jì)已經(jīng)準(zhǔn)備好簽核，且所有錯(cuò)誤已被排除。如果在簽核之前出現(xiàn)臨時(shí)更新，Explorer LVS能夠確保設(shè)計(jì)的完整性不受影響。與傳統(tǒng)工具相比，這個(gè)工具能幫助客戶以多達(dá)30倍速度加快運(yùn)行，減少多達(dá)30倍內(nèi)存用量。

▲Explorer LVS的實(shí)際性能表現(xiàn)

用現(xiàn)代化LVS工具，更早更自信地流片

隨著芯片技術(shù)的不斷進(jìn)步和對(duì)更高性能電子設(shè)備的不懈追求，理解LVS不斷演變的角色，并將其盡可能地向設(shè)計(jì)流程的前端移動(dòng)，已成為設(shè)計(jì)團(tuán)隊(duì)的首要任務(wù)。盡早對(duì)全芯片進(jìn)行LVS檢查，快速自動(dòng)地定位根本原因，不僅能縮短產(chǎn)品上市時(shí)間，還能為創(chuàng)新留出更多空間。借助現(xiàn)代化的LVS工具，SoC開(kāi)發(fā)者能夠在確信已經(jīng)識(shí)別并解決了所有LVS問(wèn)題的情況下，更早地自信地完成流片。

審核編輯：劉清