請問一下背面供電技術(shù)是如何降低芯片功耗的？

芯片內(nèi)部空間越來越緊湊，新技術(shù)有更多發(fā)揮空間。

隨著晶圓廠應(yīng)對晶體管小型化的挑戰(zhàn)，研究人員正在探索新材料和技術(shù)，以提高下一代芯片性能，這是先進(jìn)半導(dǎo)體技術(shù)不斷發(fā)展領(lǐng)域的一個關(guān)鍵焦點(diǎn)?，F(xiàn)在，英特爾正準(zhǔn)備通過其背面電源連接提供創(chuàng)新技術(shù)，這有助于減少功率損耗并提高器件性能。傳統(tǒng)的電力輸送在半導(dǎo)體中面臨哪些挑戰(zhàn)，新的背面電力輸送方法如何工作，以及未來設(shè)備中還將部署哪些其它方法？

傳統(tǒng)的電力輸送在半導(dǎo)體中面臨哪些挑戰(zhàn)？

自60多年前推出第一批器件以來，集成電路經(jīng)歷了許多變化。隨著新一代芯片的出現(xiàn)，晶體管都變得更小、更快，這也會消耗更少的功率。

然而，這種晶體管縮放導(dǎo)致更多的組件被集成到同一個空間中，導(dǎo)致整體功耗增加，這是高性能計算中的一個關(guān)鍵問題。這就是為什么 CPU 和 GPU 等高密度器件在每個新系列中逐漸消耗更多功率的原因。現(xiàn)代臺式機(jī)CPU消耗超過100W的情況并不少見。

應(yīng)對功耗挑戰(zhàn)

深入研究功耗難題，這不僅僅是將更多晶體管集成到芯片中。半導(dǎo)體行業(yè)正在向創(chuàng)新材料轉(zhuǎn)變。英特爾進(jìn)軍新型半導(dǎo)體化合物旨在解決導(dǎo)電路徑中的固有電阻，這不僅僅是一個技術(shù)上的調(diào)整，也是朝著重新定義芯片效率和性能邁出的一大步。

雖然在較大的芯片中，高功耗是可控的，允許有效的熱量分布和使用大型散熱器，但在緊湊的芯片設(shè)計中，例如移動設(shè)備和物聯(lián)網(wǎng)應(yīng)用中使用的芯片，功耗成為一個重大挑戰(zhàn)，隨著芯片尺寸的減小，此類芯片的熱密度如此之大，以至于冷卻可能具有挑戰(zhàn)性，在某些情況下，需要液體冷卻機(jī)制。這對于緊湊型設(shè)計（如服務(wù)器機(jī)架）來說也是個問題，因?yàn)榇笮蜕崞鞯目臻g很緊張。

因此，芯片制造商必須嘗試識別功耗的來源，并試圖徹底消除它們或盡可能降低它們。例如，導(dǎo)電路徑的固有電阻會導(dǎo)致少量的能量損失，從而直接產(chǎn)生熱量，因此芯片制造商可以嘗試減少所用導(dǎo)體的總長度，以及選擇電阻較低的材料。

另一種選擇是以芯片運(yùn)行速度為目標(biāo)，因?yàn)閯討B(tài)功耗會隨著頻率的增加而迅速增加。當(dāng)然，降低設(shè)備速度會直接影響性能，因此，芯片制造商通常會采用低功耗模式，在空閑時關(guān)閉性能內(nèi)核或降低內(nèi)核速度。

但一個特別難以解決的問題是電力輸送。典型的平面器件從有源層開始，包括晶體管結(jié)構(gòu)和摻雜區(qū)域。

第一層之后的下一層包括這些晶體管的柵極以及晶體管之間的關(guān)鍵互連，而在此之后的下一層是形成額外互連的第一層金屬層。每增加一層，互連的寬度和厚度都會增加，以降低功耗并提高性能。

然而，雖然這種設(shè)計方法在過去效果很好，但有一個問題會導(dǎo)致大量的功率損耗：功率走線長度，簡而言之，由于電源連接需要從頂層開始，因此，連接到電源軌的每個晶體管都需要在每層之間具有多個過孔，因?yàn)?a target="_blank">電源連接器從頂部開始，一直向下進(jìn)入第一層。

隨著層的變化，連接器寬度的減小會增加電阻損耗，并且使用過孔會看到層之間形成邊界，這本身就會引起額外的損耗。這也意味著電源線的散熱也會擴(kuò)散到芯片的其余部分，包括用于處理信號的互連。

縱觀現(xiàn)代芯片的分層復(fù)雜性，很明顯，傳統(tǒng)的供電方法正在變得有點(diǎn)像走鋼絲。挑戰(zhàn)不僅在于管理功率，還在于掌握熱管理的藝術(shù)。這是一個微妙的平衡。

背面供電

認(rèn)識到典型平面技術(shù)面臨的挑戰(zhàn)，英特爾展示了其在開發(fā)一種新的功率傳輸機(jī)制方面的成就，他們認(rèn)為這將有助于減少功率損耗，并且對未來的1nm制程節(jié)點(diǎn)至關(guān)重要。這個新概念被稱為“背面電源和直接背面接觸”，它與傳統(tǒng)設(shè)計不同，因?yàn)樗须娫催B接都是從晶圓的底部進(jìn)行的，而不是在頂部。

這種背面設(shè)計的使用意味著電源連接器不需要繞著信號線編織，而是直接連接到晶體管的底部。這不僅大大縮短了電源線的長度，還減少了將電源引入晶體管所需的通孔數(shù)量。這種設(shè)計還允許電源連接器保持寬而厚，從而減少電阻損耗。

新概念還與直接背面接觸配對，該接觸將觸點(diǎn)暴露在芯片底部，而不是將所有觸點(diǎn)帶到芯片的頂部。這不僅有助于增加觸點(diǎn)密度（因?yàn)轫敳坎辉傩枰娫催B接器），而且還有助于分離電源線和信號線，從而提高信號完整性。

還有哪些其它方法？

隨著特征尺寸接近亞納米世界，工程師將需要部署各種獨(dú)特的解決方案來解決面臨的挑戰(zhàn)。雖然硅已被證明是一種非常適合現(xiàn)代應(yīng)用的半導(dǎo)體，但它有可能在不久的將來被其它競爭者所取代。

石墨烯就是這樣一種候選者，因?yàn)樗粌H可以使其具有超導(dǎo)特性，而且可以很容易地產(chǎn)生各種獨(dú)特的能力，包括形成能夠捕獲量子計算所需的粒子的復(fù)雜3D結(jié)構(gòu)。然而，由于石墨烯很難大規(guī)模生產(chǎn)，因此在不久的將來，它遠(yuǎn)非硅的可行替代品。

展望未來，芯片設(shè)計將采用小芯片架構(gòu)，其中，集成電路封裝由多個更小的芯片組成，這一趨勢在先進(jìn)電子制造中越來越受歡迎，這不僅為工程師提供了足夠的設(shè)計靈活性，還有助于降低功耗。

定制硅器件，如蘋果公司展示的器件，也可能變得越來越重要。由于定制硅器件僅集成設(shè)計絕對需要的電路，與現(xiàn)成的解決方案相比，它們始終提供最佳的每瓦性能。






審核編輯：劉清