芯片異常漏電幾種情況分析

通常在理想狀況下，如果mos管關(guān)斷時(shí)是不流過(guò)電流的。但漏/源與襯底之間是兩個(gè)pn結(jié)。即使mos管沒(méi)有溝道，漏源之間還是有反向的飽和電流，這就是所謂的漏電流。由于漏電流的存在，整個(gè)電路的靜態(tài)功耗會(huì)有所增加.正常一般都在uA級(jí)別吧.

下面時(shí)我能想到的異常漏電幾種情況:

?門電路的輸入端懸空，有可能導(dǎo)致PMOS和NMOS同時(shí)導(dǎo)通，存在短路電流，如果MOS管的尺寸越大表現(xiàn)出來(lái)的漏電流就越大.

?buffer輸入高阻態(tài),電位不固定.

?發(fā)生了latchup .

?之前遇到foundry rule不完善,導(dǎo)致添加AA(OD) dummy不合理導(dǎo)致漏電問(wèn)題.

?芯片物理性的損壞.

這次芯片回片測(cè)試時(shí)發(fā)現(xiàn)系統(tǒng)進(jìn)入sleep模式后漏電異常,幾個(gè)毫安級(jí).不正常!分析發(fā)生latchup的可能性不大,大概率時(shí)有門級(jí)輸入懸空或高阻態(tài).

產(chǎn)生輸入floating或高阻,在電路或版圖上有哪些場(chǎng)景?

先說(shuō)floating gate,其實(shí)這個(gè)地方是有坑的,我們習(xí)慣認(rèn)為這個(gè)問(wèn)題可以在drc或lvs驗(yàn)證中cover住.

But意外往往都是這么發(fā)生的.根據(jù)經(jīng)驗(yàn)教訓(xùn)下面有些場(chǎng)景在drc lvs中無(wú)法檢查到.上圖畫visio圖不熟練:

我們認(rèn)為紅色gate輸入端雖然接diode或ggnmos或mosbase dio但電位還是不固定的,仍然floating的,但是drc lvs都不會(huì)報(bào)錯(cuò).風(fēng)險(xiǎn)越留到后面,修改的代價(jià)就越大.設(shè)計(jì)階段需要介入排除.

對(duì)此問(wèn)題可以定制perc rule排除.

我們這個(gè)問(wèn)題有些相似,原因是sleep模式關(guān)掉LDO輸出,但是沒(méi)有下拉到地.后一級(jí)buffer電壓常在不掉電,從而導(dǎo)致漏電發(fā)生,檢查方式需要檢查是否有net跨不同的電源域,電路設(shè)計(jì)分析前后級(jí)電源上下電關(guān)系判斷是否有風(fēng)險(xiǎn).

對(duì)此問(wèn)題也可以定制perc rule排除.

簡(jiǎn)述下流程:

定義net type

芯片回片后出現(xiàn)漏電,定位常見(jiàn)的方式時(shí)EMMI（也就是微光拍照）閎康宜碩等廠家都可以提供服務(wù).從照片看亮點(diǎn)位置有亮點(diǎn)說(shuō)明有大的漏電流.

總結(jié):使用第三方IP時(shí)也會(huì)遇到相同的問(wèn)題,都會(huì)有輸出高阻態(tài).有必要加上預(yù)防措施.風(fēng)險(xiǎn)排除越早,代價(jià)越小.認(rèn)為有風(fēng)險(xiǎn)就要指定排除措施,并落實(shí)到flow中.
審核編輯：黃飛