PCIe 5.0驗(yàn)證實(shí)戰(zhàn)，經(jīng)常遇到的那些問題？

PCIe 5.0是當(dāng)前最新的PCI Express規(guī)范，提供了更高的數(shù)據(jù)傳輸速率和更大的帶寬。

PCIe是連接兩個(gè)芯片的接口，負(fù)責(zé)兩個(gè)芯片通信, 連接芯片的通路為高速SerDes, 稱之為鏈路。PCIe確保通路正常-鏈路訓(xùn)練狀態(tài)機(jī)。

PCIe在芯片內(nèi)部是非常重要的一個(gè)大的模塊，如果PCIe不能正常工作，那芯片則視為石頭。

01 PCIe 5.0學(xué)習(xí)問答

Q ：RC中幾個(gè)端口，是否可以進(jìn)行P2P間的驗(yàn)證？

解答 :看RC的具體實(shí)現(xiàn)，比如有些RC內(nèi)部只有一個(gè)port也就不能進(jìn)行p2p，之前做過這樣的設(shè)計(jì)采用dual ip，這樣就只有一個(gè)port，目前x86 RC內(nèi)部port多，支持p2p，具體看下CPU Feature。

Q ：PCIe鏈路訓(xùn)練均衡的問題；如何配置Synopsys的EP控制器的寄存器，使得在鏈路訓(xùn)練過程中修改HOST側(cè)的PCIE PHY的TX preset值。GEN3_RELATED_OFF寄存器GEN3_EQ_CONTROL_OFF寄存器，通過配置EP的這兩個(gè)寄存器配置是否可以實(shí)現(xiàn)，修改HOST側(cè)的TX preset值。

解答 :

1-EQ流程，RX會根據(jù)CTLE/DTE評估的情況來調(diào)節(jié)對端設(shè)備的TX FFE。
2-源碼分析，不能按照問題操作

3-需要仿真-doing

Q ：EP在detect的時(shí)候TS1發(fā)出的 datarate只支持GEN1， 最終EP 和RC也training到GEN1 ，但此時(shí)發(fā)現(xiàn) RC target speed 也切到GEN1 ，這個(gè)過程是哪一部分會修改到RC的target speed嗎？

解答 ：

1-bios到是有可能；我見過原型驗(yàn)證中有通過bios修改cpl timeout。

2-需要確認(rèn)controller此寄存器會不會硬件自動修改，RTL代碼確認(rèn)不會修改。

Q ：cxl下rc remote訪問EP的MEMBAR0下掛的ELBI接口空間支持2DW讀？

解答 ：

不支持，RTL代碼返回CA

cxl文檔里有一個(gè)ELBI2的方式，ELBI2將1K-DW(ELBI)擴(kuò)展到512K-DW，這也是訪問CCG Reg的方式。ELBI的空間太小，不滿足要求。因此2dw的訪問是ELBI2可以支持的，只是ELBI方式不支持。

Q ：目標(biāo)為16G，請問老師，LTSSM為什么跳過了5G，直接進(jìn)入8G？

解答 ：

到16G的訓(xùn)練流程就是2.5-8-16，pcie vip還提供了一種配置直接2-16.

6.0spce看到過這方面內(nèi)容的描述。

Q ：PCIE序的場景，需要列舉

解答 ：

讀不超越寫，請求依賴與響應(yīng)因此響應(yīng)不能依賴與請求，i響應(yīng)包不能穿越P包(host讀tag，ep寫數(shù)據(jù))。